[發明專利]一種彈載雷達信號處理半實物仿真測試系統

有效

• 申請號: 201810295010.0
• 申請日: 2018-03-30
• 公開（公告）號: CN108563144B
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 劉崢;韓斐;宋鳳博;宋超;張元超;張政
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05B17/02
• 分類號: G05B17/02
• 代理公司: 西安睿通知識產權代理事務所(特殊普通合伙) 61218
• 代理人: 惠文軒

本發明屬于雷達信號仿真處理領域，公開了一種彈載雷達信號處理半實物仿真測試系統，包括雷達導引頭綜合測試裝置、模數轉換模塊、FPGA預處理模塊、DSP成像處理模塊、上位機顯示終端；由信號源輸出兩路參考時鐘，一路給雷達導引頭綜合測試裝置作為參考時鐘，一路給信號處理器作為采樣時鐘，由雷達導引頭綜合測試裝置輸出模擬雷達回波信號以及幀同步和脈沖同步信號，模數轉換模塊完成對模擬雷達回波的A/D采樣，FPGA作為預處理模塊，完成數據預處理和數據的乒乓傳輸，DSP成像處理模塊中兩片DSP芯片完成成像處理，另一片DSP芯片完成成像結果到上位機的傳輸，在上位機顯示終端上實時顯示成像處理結果。

技術領域

本發明屬于雷達信號仿真處理技術領域，尤其涉及一種彈載雷達信號處理半實物仿真測試系統，用于高速飛行器成像跟蹤制導等領域。

背景技術

為了適應日益復雜的戰場環境，雷達科學技術飛速發展，對現代實時信號處理算法也提出了更高的要求。合成孔徑雷達信號處理技術也成為各國探索和發展的熱點，然而對于信號處理算法的性能并不能限于理論仿真，需要在實際應用中進一步驗證。

在以往合成孔徑雷達信號處理機的測試驗證過程中，有以下幾個缺陷：一是信號處理機的實際性能往往需要外場實驗驗證，這種方法費時費力，無疑使研發周期增長，而且容易受到天氣等外在條件的影響；二是，實際的彈載信號處理板又是一彈一板，沒有統一的硬件平臺，這對于新算法的驗證帶來很大困難；三是全實物的導引頭系統外設較多，造價較高，用于信號處理算法的測試驗證會帶來額外的開銷。因此對于雷達信號處理半實物仿真測試系統的構建對于實驗室階段信號處理機的仿真測試是十分必要的。

發明內容

針對上述問題，本發明的目的在于提供一種彈載雷達信號處理半實物仿真測試系統，使實驗室階段測試驗證更加接近外場實驗，用于解決外場實驗易受環境影響、開發周期長、成本高等一系列問題。

雷達信號處理半實物仿真測試系統由雷達導引頭綜合測試裝置模擬實際雷達前端輸出模擬雷達回波，在信號處理器中完成一系列的信號處理算法，從而驗證信號處理算法性能以及信號處理系統工作是否正常。

為達到上述目的，本發明采用如下技術方案予以實現。

一種彈載雷達信號處理半實物仿真測試系統，所述系統包括：時鐘信號源、雷達導引頭綜合測試裝置、信號處理器以及上位機顯示終端；所述信號處理器包含：模數轉換模塊、FPGA信號預處理模塊、DSP成像處理模塊；

所述時鐘信號源上設置的參考時鐘輸出端與所述雷達導引頭綜合測試裝置上設置的參考時鐘輸入端連接；

所述時鐘信號源上設置的采樣時鐘輸出端與所述模數轉換模塊上設置的采樣時鐘輸入端連接；

所述雷達導引頭綜合測試裝置上設置的模擬信號輸出端與所述模數轉換模塊上設置的模擬信號輸入端連接；

所述雷達導引頭綜合測試裝置上設置的同步信號輸出端與所述FPGA信號預處理模塊的同步信號輸入端連接；

所述模數轉換模塊的數字信號輸出端與所述FPGA信號預處理模塊的數字信號輸入端連接；

所述FPGA信號預處理模塊的數字信號輸出端與所述DSP成像處理模塊的數字信號輸入端連接；

所述DSP成像處理模塊的數字信號輸出端通過以太網與所述上位機顯示終端的數字信號輸入端連接。

本發明技術方案的特點和進一步的改進為：

(1)所述雷達導引頭綜合測試裝置，用于從仿真軟件獲取仿真雷達回波信號，完成所述仿真雷達回波信號到模擬雷達回波信號的轉換，并將所述模擬雷達回波信號通過四路SMA接口發送給模數轉換模塊的四路模擬信號輸入端；