[發明專利]一種彈載雷達信號處理半實物仿真測試系統

有效

• 申請號: 201810295010.0
• 申請日: 2018-03-30
• 公開（公告）號: CN108563144B
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 劉崢;韓斐;宋鳳博;宋超;張元超;張政
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05B17/02
• 分類號: G05B17/02
• 代理公司: 西安睿通知識產權代理事務所(特殊普通合伙) 61218
• 代理人: 惠文軒

1.一種彈載雷達信號處理半實物仿真測試系統，其特征在于，所述系統包括：時鐘信號源、雷達導引頭綜合測試裝置、信號處理器以及上位機顯示終端；所述信號處理器包含：模數轉換模塊、FPGA信號預處理模塊、DSP成像處理模塊；

所述時鐘信號源上設置的參考時鐘輸出端與所述雷達導引頭綜合測試裝置上設置的參考時鐘輸入端連接；

所述時鐘信號源上設置的采樣時鐘輸出端與所述模數轉換模塊上設置的采樣時鐘輸入端連接；

所述雷達導引頭綜合測試裝置上設置的模擬信號輸出端與所述模數轉換模塊上設置的模擬信號輸入端連接；

所述雷達導引頭綜合測試裝置上設置的同步信號輸出端與所述FPGA信號預處理模塊的同步信號輸入端連接；

所述模數轉換模塊的數字信號輸出端與所述FPGA信號預處理模塊的數字信號輸入端連接；

所述FPGA信號預處理模塊的數字信號輸出端與所述DSP成像處理模塊的數字信號輸入端連接；

所述DSP成像處理模塊的數字信號輸出端通過以太網與所述上位機顯示終端的數字信號輸入端連接；

所述雷達導引頭綜合測試裝置，用于從仿真軟件獲取仿真雷達回波信號，完成所述仿真雷達回波信號到模擬雷達回波信號的轉換，并將所述模擬雷達回波信號通過四路SMA接口發送給模數轉換模塊的四路模擬信號輸入端；

所述雷達導引頭綜合測試裝置，還用于設置雷達回波幀同步信號和脈沖同步信號，并將所述雷達回波幀同步信號和所述脈沖同步信號通過BNC接口發送給FPGA信號預處理模塊；

所述模數轉換模塊，用于對所述模擬雷達回波信號依次進行放大、單端轉差分操作以及A/D采樣，并將A/D采樣后得到的數字雷達信號通過12位LVDS接口發送給FPGA信號預處理模塊；

所述FPGA信號預處理模塊，用于按照所述雷達回波幀同步信號和脈沖同步信號對所述數字雷達信號依次進行數字下變頻和脈沖壓縮的預處理操作，得到預處理后的數字雷達信號，并將所述預處理后的數字雷達信號通過SRIO接口乒乓發送給DSP成像處理模塊；

所述DSP成像處理模塊，用于對所述預處理后的數字雷達信號進行成像，并將雷達信號成像結果通過千兆以太網發送給上位機顯示終端；

所述上位機顯示終端，用于實時顯示雷達信號成像結果。

2.根據權利要求1所述的一種彈載雷達信號處理半實物仿真測試系統，其特征在于，所述模數轉換模塊包含：四個放大器和四個A/D轉換器，所述四個放大器與所述四個A/D轉換器對應連接；

所述放大器，用于對輸入的模擬雷達回波信號進行放大，并將放大后的單端信號轉成差分信號；所述放大器對模擬雷達回波信號進行放大的增益由FPGA信號預處理模塊通過SPI接口進行控制；

所述A/D轉換器，用于對放大后的差分信號進行A/D采樣得到數字雷達信號，并將所述數字雷達信號發送給FPGA信號預處理模塊。

3.根據權利要求1所述的一種彈載雷達信號處理半實物仿真測試系統，其特征在于，所述FPGA信號預處理模塊包含：數據整理子模塊、數字下變頻子模塊、脈沖壓縮子模塊、數據緩沖子模塊和SRIO傳輸子模塊；

所述數據整理子模塊，用于對所述數字雷達信號進行整理，將無符號數變為有符號數，并將數據位寬由12位擴展為16位，并將每個脈沖重復周期內的數據點數截取為4096點，對數據進行時鐘域轉換，并傳輸至數字下變頻模塊；

所述數字下變頻子模塊，用于接收數據整理子模塊處理后的數據，根據雷達回波幀同步信號和脈沖同步信號對數據進行混頻、濾波，并產生雷達回波幀同步信號和脈沖同步信號，傳送至脈沖壓縮子模塊；

所述脈沖壓縮子模塊，用于接收數字下變頻子模塊處理后的數據，并根據雷達回波幀同步信號和脈沖同步信號對數據進行4096點FFT運算、匹配濾波以及4096點IFFT運算，并產生雷達回波幀同步信號和脈沖同步信號，傳送至數據緩沖子模塊；

所述數據緩沖子模塊，用于對數據進行時鐘域轉換，并為SRIO傳輸子模塊提供脈沖起始傳輸標志；

所述SRIO傳輸子模塊，用于接收數據緩沖子模塊的數據，檢測幀起始標志，完成SRIO流寫協議，將數據乒乓傳輸給DSP成像處理模塊。