[發(fā)明專利]亂序處理器Cache缺失服務(wù)時(shí)間的評(píng)估方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201810283271.0
• 申請(qǐng)日: 2018-04-02
• 公開（公告）號(hào): CN108345763A
• 公開（公告）日: 2018-07-31
• 發(fā)明（設(shè)計(jì)）人: 凌明;申山;季柯丞;王芹;時(shí)龍興
• 申請(qǐng)（專利權(quán)）人: 東南大學(xué)
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 蘇州創(chuàng)元專利商標(biāo)事務(wù)所有限公司 32103
• 代理人: 范晴;丁浩秋

本發(fā)明公開了一種亂序處理器Cache缺失服務(wù)時(shí)間的評(píng)估方法，包括，通過輸入指令流和微架構(gòu)參數(shù)，量化缺失狀態(tài)處理寄存器（MSHR）對(duì)于相同目標(biāo)地址的訪存請(qǐng)求合并所造成的有效服務(wù)時(shí)間的影響，構(gòu)建亂序處理器Cache缺失服務(wù)時(shí)間的模型；通過構(gòu)建的亂序處理器Cache缺失服務(wù)時(shí)間模型計(jì)算亂序處理器Cache缺失服務(wù)時(shí)間。該方法基于指令流及微架構(gòu)參數(shù)，通過數(shù)學(xué)模型快速準(zhǔn)確的評(píng)估Cache缺失服務(wù)時(shí)間，不需要借助時(shí)鐘精確型仿真，大大提升了評(píng)估Cache性能的效率。

技術(shù)領(lǐng)域

本發(fā)明屬于Cache性能分析技術(shù)領(lǐng)域，具體地涉及一種亂序處理器Cache缺失服務(wù)時(shí)間的評(píng)估方法。

背景技術(shù)

在超標(biāo)量處理器的整體性能評(píng)估上，評(píng)估Cache性能是非常重要的一環(huán)。雖然通過RTL級(jí)或時(shí)鐘精確型仿真,可以得出相對(duì)準(zhǔn)確和詳細(xì)的結(jié)果，但當(dāng)其用作設(shè)計(jì)空間探索(DSE，Design Space Exploration)工具時(shí)，其時(shí)間開銷極大。與之相反，機(jī)理模型通常使用Profiler所收集的信息作為輸入，通過抽象化的數(shù)學(xué)公式計(jì)算性能評(píng)估結(jié)果。但由于亂序處理器自身極其動(dòng)態(tài)的執(zhí)行過程與復(fù)雜的結(jié)構(gòu)，使得Cache性能建模成為一個(gè)挑戰(zhàn)。

在順序處理器中，Cache缺失的服務(wù)時(shí)間無重疊，因此Cache缺失延遲可以簡(jiǎn)單的描述為：缺失數(shù)*DDR訪問延遲。然而，亂序處理器通常采用無阻塞Cache的技術(shù)，導(dǎo)致問題復(fù)雜化。在這種情況下亂序處理器可以通過兩種方式減少Cache缺失的時(shí)間延遲：1)重疊未完成的訪存請(qǐng)求，2)如果兩個(gè)Cache缺失事件的目標(biāo)地址處于同一Cacheline(高速緩存塊)，那么可以合并成為一次訪存請(qǐng)求。通過缺失狀態(tài)處理寄存器(MSHR，Miss Status HandlingRegisters)可以有效減少Cache缺失下的有效服務(wù)時(shí)間。目前的MSHR大多數(shù)能夠?qū)崿F(xiàn)在一個(gè)MSHR項(xiàng)中支持多個(gè)地址目標(biāo)，它將具有相同目標(biāo)地址的內(nèi)存請(qǐng)求合并到一個(gè)請(qǐng)求中。因此，此架構(gòu)中的平均Cache缺失服務(wù)時(shí)間小于單個(gè)DDR訪問等待時(shí)間。

由Cache缺失造成的CPU延遲時(shí)間可以表述為公式(1)，其中平均服務(wù)時(shí)間(Average Service Time)定義為從Cache缺失發(fā)生到服務(wù)完成的時(shí)間。

一般情況下，大多數(shù)研究將DDR延遲作為平均Cache缺失服務(wù)時(shí)間，而DDR延遲通常被定義為一個(gè)經(jīng)驗(yàn)數(shù)值，以這個(gè)經(jīng)驗(yàn)值作為評(píng)估Cache性能的指標(biāo)顯然是不精確的。另外，沒有模擬器的幫助，依然難以對(duì)服務(wù)時(shí)間精確建模。本發(fā)明因此而來。

發(fā)明內(nèi)容

針對(duì)上述存在的技術(shù)問題，針對(duì)亂序處理器中非阻塞Cache的訪存重疊和訪存請(qǐng)求合并機(jī)制的影響，本發(fā)明目的是：提供了一種亂序處理器Cache缺失服務(wù)時(shí)間的評(píng)估方法，該方法基于指令流及微架構(gòu)參數(shù)，通過數(shù)學(xué)模型快速準(zhǔn)確的評(píng)估Cache缺失服務(wù)時(shí)間，不需要借助時(shí)鐘精確型仿真，大大提升了評(píng)估Cache性能的效率。

本發(fā)明的技術(shù)方案是：

一種亂序處理器Cache缺失服務(wù)時(shí)間的評(píng)估方法，包括以下步驟：

S01：通過輸入指令流和微架構(gòu)參數(shù)，量化缺失狀態(tài)處理寄存器(MSHR)對(duì)于相同目標(biāo)地址的訪存請(qǐng)求合并所造成的有效服務(wù)時(shí)間的影響，構(gòu)建亂序處理器Cache缺失服務(wù)時(shí)間的模型；

S02：通過構(gòu)建的亂序處理器Cache缺失服務(wù)時(shí)間模型計(jì)算亂序處理器Cache缺失服務(wù)時(shí)間。

優(yōu)選的，所述步驟S01構(gòu)建亂序處理器Cache缺失服務(wù)時(shí)間的模型的方法，包括：

S11：計(jì)算得到每個(gè)MSHR項(xiàng)中的平均訪存請(qǐng)求數(shù)n，假定在一個(gè)MSHR項(xiàng)中，每次DDR訪問間隔內(nèi)，兩次缺失事件發(fā)生的時(shí)間間隔是均勻分布的，建立一階模型表示Cache缺失的平均服務(wù)時(shí)間；