[發(fā)明專利]柵極驅(qū)動電路及其驅(qū)動方法、顯示裝置

有效

• 申請?zhí)枺?/td>: 201810277584.5
• 申請日: 2018-03-30
• 公開（公告）號: CN108447436B
• 公開（公告）日: 2019-08-09
• 發(fā)明（設(shè)計）人: 陸政華;何宗澤;李碩;陳宇軒;陳秀云
• 申請（專利權(quán)）人: 京東方科技集團股份有限公司;北京京東方光電科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京三高永信知識產(chǎn)權(quán)代理有限責(zé)任公司 11138
• 代理人: 楊廣宇

本公開提供了一種柵極驅(qū)動電路及其驅(qū)動方法、顯示裝置。該柵極驅(qū)動電路包括：若干個掃描輸出端；串行數(shù)據(jù)接口；與所述串行數(shù)據(jù)接口相連的串并轉(zhuǎn)換電路，用于通過所述串行數(shù)據(jù)接口接收串行的數(shù)據(jù)幀，并將其轉(zhuǎn)換為并行的數(shù)據(jù)幀；與所述串并轉(zhuǎn)換電路相連的鎖存器電路，用于在任一所述數(shù)據(jù)幀接收完成時將所述并行的數(shù)據(jù)幀存儲并輸出；分別與所述鎖存器電路和每個所述掃描輸出端相連的譯碼器電路，用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀時，在與所述數(shù)據(jù)幀對應(yīng)的掃描輸出端處輸出掃描信號。本公開可以使能制作在陣列基板上得柵極驅(qū)動電路具備能夠靈活選擇像素行進行數(shù)據(jù)刷新的功能。

技術(shù)領(lǐng)域

本公開涉及顯示領(lǐng)域，特別涉及一種柵極驅(qū)動電路及其驅(qū)動方法、顯示裝置。

背景技術(shù)

陣列基板行驅(qū)動(Gate driver On Array，GOA)技術(shù)相較于傳統(tǒng)技術(shù)而言，不僅能省去承載柵極驅(qū)動芯片的電路板、實現(xiàn)顯示面板兩邊對稱的設(shè)計，還能省去顯示面板邊緣上芯片綁定區(qū)域和例如扇出區(qū)的布線區(qū)域，有利于窄邊框設(shè)計的實現(xiàn)。但是，相關(guān)設(shè)計中的GOA電路只能夠?qū)崿F(xiàn)所有像素行或者特定部分像素行的逐行數(shù)據(jù)刷新，無法靈活選擇像素行進行數(shù)據(jù)刷新。

發(fā)明內(nèi)容

本公開提供一種柵極驅(qū)動電路及其驅(qū)動方法、顯示裝置，可以使能制作在陣列基板上得柵極驅(qū)動電路具備能夠靈活選擇像素行進行數(shù)據(jù)刷新的功能。

第一方面，本公開提供了一種柵極驅(qū)動電路，所述柵極驅(qū)動電路包括：

若干個掃描輸出端；

串行數(shù)據(jù)接口；

與所述串行數(shù)據(jù)接口相連的串并轉(zhuǎn)換電路，用于通過所述串行數(shù)據(jù)接口接收串行的數(shù)據(jù)幀，并將其轉(zhuǎn)換為并行的數(shù)據(jù)幀；

與所述串并轉(zhuǎn)換電路相連的鎖存器電路，用于在任一所述數(shù)據(jù)幀接收完成時將所述并行的數(shù)據(jù)幀存儲并輸出；以及，

分別與所述鎖存器電路和每個所述掃描輸出端相連的譯碼器電路，用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀時，在與所述數(shù)據(jù)幀對應(yīng)的掃描輸出端處輸出掃描信號。

在一個可能的實現(xiàn)方式中，所述數(shù)據(jù)幀包括地址數(shù)據(jù)和模式數(shù)據(jù)，

所述譯碼器電路用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀時：

根據(jù)所述數(shù)據(jù)幀中的模式數(shù)據(jù)確定當前的工作模式；

在當前的工作模式為一般模式時，在與所述數(shù)據(jù)幀中的地址數(shù)據(jù)相對應(yīng)的掃描輸出端處輸出掃描信號。

在一個可能的實現(xiàn)方式中，所述數(shù)據(jù)幀包括地址數(shù)據(jù)和模式數(shù)據(jù)，

所述譯碼器電路用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀時：

根據(jù)所述數(shù)據(jù)幀中的模式數(shù)據(jù)確定當前的工作模式；

在當前的工作模式為全開模式時，在所述若干個掃描輸出端處同時輸出柵極有效電平電壓；和/或，在當前的工作模式為全關(guān)模式時，在所述若干個掃描輸出端處同時輸出柵極無效電平電壓；

其中，所述柵極有效電平電壓和所述柵極無效電平電壓分別是柵極高電平電壓VGH和柵極低電平電壓VGL中的一個。

在一個可能的實現(xiàn)方式中，所述串行數(shù)據(jù)接口包括均與所述串并轉(zhuǎn)換電路相連的串行數(shù)據(jù)線和串行時鐘信號線，

所述串并轉(zhuǎn)換電路用于在每次所述串行時鐘信號線上的電信號滿足觸發(fā)條件時讀取所述串行數(shù)據(jù)線上的一位數(shù)據(jù)。

在一個可能的實現(xiàn)方式中，所述串并轉(zhuǎn)換電路包括至少兩級D觸發(fā)器，所述至少兩級D觸發(fā)器的觸發(fā)輸入端均與所述串行時鐘信號線相連，每級所述D觸發(fā)器輸出所述并行的數(shù)據(jù)幀的一位數(shù)據(jù)，