[發(fā)明專利]柵極驅(qū)動電路及其驅(qū)動方法、顯示裝置

有效

• 申請?zhí)枺?/td>: 201810277584.5
• 申請日: 2018-03-30
• 公開（公告）號: CN108447436B
• 公開（公告）日: 2019-08-09
• 發(fā)明（設(shè)計）人: 陸政華;何宗澤;李碩;陳宇軒;陳秀云
• 申請（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司;北京京東方光電科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京三高永信知識產(chǎn)權(quán)代理有限責(zé)任公司 11138
• 代理人: 楊廣宇

1.一種柵極驅(qū)動電路，其特征在于，包括：

若干個掃描輸出端；

串行數(shù)據(jù)接口；

與所述串行數(shù)據(jù)接口相連的串并轉(zhuǎn)換電路，用于通過所述串行數(shù)據(jù)接口接收串行的數(shù)據(jù)幀，并將其轉(zhuǎn)換為并行的數(shù)據(jù)幀，所述數(shù)據(jù)幀包括地址數(shù)據(jù)和模式數(shù)據(jù)；

與所述串并轉(zhuǎn)換電路相連的鎖存器電路，用于在任一所述數(shù)據(jù)幀接收完成時將所述并行的數(shù)據(jù)幀存儲并輸出；以及，

分別與所述鎖存器電路和每個所述掃描輸出端相連的譯碼器電路，用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀時，在與所述數(shù)據(jù)幀對應(yīng)的掃描輸出端處輸出掃描信號。

2.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，

所述譯碼器電路用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀時：

根據(jù)所述數(shù)據(jù)幀中的模式數(shù)據(jù)確定當(dāng)前的工作模式；

在當(dāng)前的工作模式為一般模式時，在與所述數(shù)據(jù)幀中的地址數(shù)據(jù)相對應(yīng)的掃描輸出端處輸出掃描信號。

3.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述譯碼器電路用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀時：

根據(jù)所述數(shù)據(jù)幀中的模式數(shù)據(jù)確定當(dāng)前的工作模式；

在當(dāng)前的工作模式為全開模式時，在所述若干個掃描輸出端處同時輸出柵極有效電平電壓；和/或，在當(dāng)前的工作模式為全關(guān)模式時，在所述若干個掃描輸出端處同時輸出柵極無效電平電壓；

其中，所述柵極有效電平電壓和所述柵極無效電平電壓分別是柵極高電平電壓VGH和柵極低電平電壓VGL中的一個。

4.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述串行數(shù)據(jù)接口包括均與所述串并轉(zhuǎn)換電路相連的串行數(shù)據(jù)線和串行時鐘信號線，

所述串并轉(zhuǎn)換電路用于在每次所述串行時鐘信號線上的電信號滿足觸發(fā)條件時讀取所述串行數(shù)據(jù)線上的一位數(shù)據(jù)。

5.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述串并轉(zhuǎn)換電路包括至少兩級D觸發(fā)器，所述至少兩級D觸發(fā)器的觸發(fā)輸入端均與所述串行時鐘信號線相連，每級所述D觸發(fā)器輸出所述并行的數(shù)據(jù)幀的一位數(shù)據(jù)，

第一級所述D觸發(fā)器的輸入端與所述串行數(shù)據(jù)線相連，除第一級以外的任意一級所述D觸發(fā)器的輸入端與上一級所述D觸發(fā)器的輸出端相連。

6.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述串行數(shù)據(jù)接口還包括與所述鎖存器電路相連的接收使能信號線，

所述鎖存器電路用于在所述接收使能信號線上由有效電平轉(zhuǎn)為無效電平時將并行的數(shù)據(jù)幀輸出。

7.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述鎖存器電路包括至少兩個邊沿D觸發(fā)器，

所述至少兩個邊沿D觸發(fā)器的觸發(fā)輸入端均與所述接收使能信號線相連，每個所述邊沿D觸發(fā)器的輸入端接收所述并行的數(shù)據(jù)幀的一位數(shù)據(jù)，每個所述邊沿D觸發(fā)器的輸出端輸出所述并行的數(shù)據(jù)幀的一位數(shù)據(jù)。

8.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述串口數(shù)據(jù)接口為串行外設(shè)接口SPI的串行總線接口，所述譯碼器電路包括地址譯碼器、模式譯碼器和若干個電平轉(zhuǎn)換器；其中，

所述地址譯碼器以二四譯碼器為最小組成單元，用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀中的所述地址數(shù)據(jù)時，向與所述數(shù)據(jù)幀中的地址數(shù)據(jù)相對應(yīng)的電平轉(zhuǎn)換器輸出觸發(fā)信號；

每個所述電平轉(zhuǎn)換器與一個所述掃描輸出端相連，用于在接收到所述地址譯碼器輸出的所述觸發(fā)信號時，在所連接的掃描輸出端處輸出掃描信號；

所述模式譯碼器用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀中的所述模式數(shù)據(jù)且所述模式數(shù)據(jù)所對應(yīng)的工作模式為全開模式時，將所述若干個掃描輸出端導(dǎo)通至柵極有效電平電壓；

所述模式譯碼器用于在接收到所述鎖存器電路輸出的數(shù)據(jù)幀中的所述模式數(shù)據(jù)且所述模式數(shù)據(jù)所對應(yīng)的工作模式為全關(guān)模式時，將所述若干個掃描輸出端導(dǎo)通至柵極無效電平電壓；

其中，所述柵極有效電平電壓和所述柵極無效電平電壓分別是柵極高電平電壓VGH和柵極低電平電壓VGL中的一個。