[發明專利]多重圖案化方法有效
| 申請號: | 201810271979.4 | 申請日: | 2018-03-29 |
| 公開(公告)號: | CN109326521B | 公開(公告)日: | 2020-12-01 |
| 發明(設計)人: | 范振豊;陳志壕;陳文彥 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/3213 | 分類號: | H01L21/3213;H01L21/311 |
| 代理公司: | 北京德恒律治知識產權代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 多重 圖案 方法 | ||
1.一種多重圖案化方法,包括:
在襯底上方形成偽層,所述偽層中具有切口;
在所述偽層上方形成第一犧牲層,所述第一犧牲層的至少部分設置在所述切口中;
在所述第一犧牲層上方形成第二犧牲層;
將所述第二犧牲層圖案化為具有第一圖案;
使用所述第二犧牲層的所述第一圖案,將所述第一犧牲層圖案化為具有所述第一圖案;
去除所述第二犧牲層;
在去除所述第二犧牲層之后,包括改變所述第一犧牲層的所述第一圖案的尺寸來在所述第一犧牲層中形成第二圖案;
使用所述第一犧牲層的所述第二圖案,圖案化所述偽層;
沿著圖案化的偽層的相應的側壁形成掩模部分;以及
使用所述掩模部分形成掩模,并且所述掩模將在蝕刻所述襯底的層期間使用。
2.根據權利要求1所述的多重圖案化方法,還包括:
在所述襯底的層上方形成至少一個掩模層,所述偽層形成在所述至少一個掩模層上方;
使用所述掩模部分由所述至少一個掩模層形成所述掩模;以及
使用所述掩模蝕刻所述襯底的層。
3.根據權利要求1所述的多重圖案化方法,其中,改變所述第一犧牲層的所述第一圖案的尺寸包括增加所述第一犧牲層的相鄰部分之間的橫向間隔和減小所述第一犧牲層的至少一個部分的橫向尺寸。
4.根據權利要求1所述的多重圖案化方法,其中,改變所述第一犧牲層的所述第一圖案的尺寸包括實施各向同性蝕刻。
5.根據權利要求1所述的多重圖案化方法,其中,沿著所述圖案化的偽層的相應的側壁形成所述掩模部分包括:
沿著所述圖案化的偽層共形地沉積間隔件層;以及
各向異性蝕刻所述間隔件層。
6.根據權利要求1所述的多重圖案化方法,其中,去除所述第二犧牲層包括蝕刻所述第二犧牲層,所述蝕刻在所述第二犧牲層與所述第一犧牲層之間具有大于10的蝕刻選擇性比率。
7.根據權利要求1所述的多重圖案化方法,其中,去除所述第二犧牲層包括蝕刻所述第二犧牲層,所述蝕刻在所述第二犧牲層與位于所述偽層下面并且接觸所述偽層的層之間具有大于2的蝕刻選擇性比率。
8.根據權利要求1所述的多重圖案化方法,其中:
所述第一犧牲層是氧化物材料的層,所述氧化物材料是聚合物;
所述第二犧牲層是SiOC層;
位于所述偽層下面并且接觸所述偽層的層是正硅酸乙酯(TEOS)層;以及
去除所述第二犧牲層包括使用N2:Ar:H2:CF4:CHF3的流量比率在20標準立方厘米每分鐘(sccm)至100標準立方厘米每分鐘:10標準立方厘米每分鐘至100標準立方厘米每分鐘:70標準立方厘米每分鐘至200標準立方厘米每分鐘:30標準立方厘米每分鐘至150標準立方厘米每分鐘:5標準立方厘米每分鐘至80標準立方厘米每分鐘的范圍內的N2氣、Ar氣、H2氣、CF4氣體和CHF3氣體的組合蝕刻所述第二犧牲層。
9.根據權利要求1所述的多重圖案化方法,還包括:
使用所述掩模蝕刻所述襯底的層以形成至少凹槽;
在所述至少凹槽中形成相應的導線,所述導線的至少一個橫越對應于所述偽層中的所述切口的區域,所述導線的至少一個在所述區域處不連續。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810271979.4/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體裝置的制造方法
- 下一篇:一種金剛石異質結二極管器件的制備方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





