[發(fā)明專利]靜態(tài)隨機存取存儲器（SRAM）

在審

• 申請?zhí)枺?/td>: 201810270384.7
• 申請日: 2018-03-29
• 公開（公告）號: CN108428465A
• 公開（公告）日: 2018-08-21
• 發(fā)明（設(shè)計）人: 陳品翰
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 焦天雷

本發(fā)明公開了一種靜態(tài)隨機存取存儲器(SRAM)，包括由6個傳輸MOS組成的寫單元和2個傳輸MOS組成的讀單元，述讀單元由串聯(lián)的第一PMOS P1和第二PMOS P2組成。所述讀單元的第一PMOS P1第一端作為該讀單元的第一端，第一PMOS P1的第二端作為該讀單元的第二端，第一PMOS P1的第三端連接第二PMOS P2的第一端，第二PMOS P2的第二端作為該讀單元的第三端連接寫單元，第二PMOS P2的第三端作為該讀單元的第四端連接地。本發(fā)明能避免由于RPBL(讀單元的位線)漏電流過大造成的訊號讀取錯誤判斷。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，特別是涉及一種由8個傳輸管組成的靜態(tài)隨機存取存儲器(SRAM)。

背景技術(shù)

靜態(tài)隨機存取存儲器(Static Random-Access Memory，SRAM)是隨機存取存儲器的一種。SRAM是比動態(tài)隨機存取存儲器(DRAM)更為昂貴，但更為快速、非常低功耗(特別是在空閑狀態(tài))。因此SRAM首選用于帶寬要求高，或者功耗要求低，或者二者兼而有之。

如圖1所示，一種由8個傳輸管組成的靜態(tài)隨機存取內(nèi)存(SRAM),其寫單元由4個NMOS和2個PMOS組成，其讀單元由2個NMOS組成。該SRAM的寫單元包括第一～第四NMOS N1～N4、第一PMOS和第二PMOS P1、P2；

第一NMOS N1第一端作為該寫單元第一端，第一NMOS N1第二端連接第四NMOS N4第二端，第一NMOS N1第三端連接第一PMOS P1第三端、第二PMOS P2第二端、第二NMOS N2第一端和第三NMOS N3第二端；

第一PMOS P1第一端連接第二PMOS P2第一端相連，第一PMOS P1第二端連接第二NMOS N2第二端、第二PMOS P2第三端、第三NMOS N3第一端和第四NMOS N4第三端；

第四NMOS N4第一端作為該寫單元第二端；

第三NMOS N3第一端作為該寫單元第三端連接讀單元；

第二NMOS N2第三端和第三NMOS N3第三端相連作為該寫單元第四端連接地。

該SRAM讀單元的包括第五NMOS N5和第六NMOS N6,第五NMOS N5第一端作為該讀單元的第一端，第五NMOS N5的第二端作為該讀單元的第二端，第五NMOS N5的第三端連接第六NMOS N6的第一端，第六NMOS N6的第二端作為該讀單元的第三端連接寫單元，第六NMOS N6的第三端作為該讀單元的第四端連接地。

該靜態(tài)隨機存取存儲器(SRAM)讀單元是由NMOS組件所組成。如圖2所示，讀單元的位線漏電組成為Iboff(基底漏電流bulk leakage)+Isoff(源極漏電流sourceleakage)+Igoff(閘極漏電流gate leakage)。如圖3所示，當(dāng)處于讀單元讀訊號模式時,RPBL(讀單元的位線)＝1V,Selection bit(WL＝on)訊號為0,others(N-1)non-selection bit(WL＝off)訊號皆為1,RPBL(讀單元的位線)的電流為1*(Iboff+Isoff)+(N-1)*(Iboff+Isoff+Igoff),Fig 3。RPBL(讀單元的位線)漏電流過大,容易產(chǎn)生訊號讀取錯誤判斷的狀況。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種能避免由于RPBL(讀單元的位線)漏電流過大造成訊號讀取錯誤判斷的靜態(tài)隨機存取存儲器(SRAM)。

為解決上述技術(shù)問題，本發(fā)明提供的靜態(tài)隨機存取存儲器(SRAM)，包括由6個傳輸MOS組成的寫單元和2個傳輸MOS組成的讀單元，所述讀單元由串聯(lián)的第一PMOS P1和第二PMOS P2組成。