[發(fā)明專利]靜態(tài)隨機存取存儲器（SRAM）在審
| 申請?zhí)枺?/td> | 201810270384.7 | 申請日： | 2018-03-29 |
| 公開（公告）號： | CN108428465A | 公開（公告）日： | 2018-08-21 |
| 發(fā)明（設計）人： | 陳品翰 | 申請（專利權(quán)）人： | 上海華力集成電路制造有限公司 |
| 主分類號： | G11C11/419 | 分類號： | G11C11/419 |
| 代理公司： | 上海浦一知識產(chǎn)權(quán)代理有限公司 31211 | 代理人： | 焦天雷 |
| 地址： | 201315 上海市浦東新區(qū)中國（上*** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 讀單元 第一端 靜態(tài)隨機存取存儲器 寫單元 傳輸 漏電 錯誤判斷 訊號讀取 位線 串聯(lián) | ||
1.一種靜態(tài)隨機存取存儲器(SRAM)，包括由6個傳輸MOS組成的寫單元和2個傳輸MOS組成的讀單元，其特征在于：所述讀單元由串聯(lián)的第一PMOS(P1)和第二PMOS(P2)組成。
2.如權(quán)利要求1所述的靜態(tài)隨機存取存儲器(SRAM)，其特征在于：所述讀單元的第一PMOS(P1)第一端作為該讀單元的第一端，第一PMOS(P1)的第二端作為該讀單元的第二端，第一PMOS(P1)的第三端連接第二PMOS(P2)的第一端，第二PMOS(P2)的第二端作為該讀單元的第三端連接寫單元，第二PMOS(P2)的第三端作為該讀單元的第四端連接地。
3.如權(quán)利要求2所述的靜態(tài)隨機存取存儲器(SRAM)，其特征在于：第一PMOS(P1)和第二PMOS(P2)的源極作為其第一端，第一PMOS(P1)和第二PMOS(P2)的柵極作為其第二端，第一PMOS(P1)和第二PMOS(P2)的漏極作為其第三端。
4.如權(quán)利要求2所述的靜態(tài)隨機存取存儲器(SRAM)，其特征在于：所述寫單元的第一～第四傳輸MOS為NMOS，第五和第六傳輸MOS是PMOS。
5.如權(quán)利要求4所述的靜態(tài)隨機存取存儲器(SRAM)，其特征在于：所述第一～第四傳輸NMOS分別命名為第一～第四NMOS(N1～N4)，第五和第六傳輸MOS分別命名為第三PMOS和第四PMOS(P3、P4)；
第一NMOS(N1)第一端作為該寫單元第一端，第一NMOS(N1)第二端連接第四NMOS(N4)第二端，第一NMOS(N1)第三端連接第三PMOS(P3)第三端、第四PMOS(P4)第二端、第二NMOS(N2)第一端和第三NMOS(N3)第二端；
第三PMOS(P3)第一端連接第四PMOS(P4)第一端相連，第三PMOS(P3)第二端連接第二NMOS(N2)第二端、第四PMOS(P4)第三端、第三NMOS(N3)第一端和第四NMOS(N4)第三端；
第四NMOS(N4)第一端作為該寫單元第二端；
第三NMOS(N3)第一端作為該寫單元第三端連接讀單元；
第二NMOS(N2)第三端和第三NMOS(N3)第三端相連作為該寫單元第四端連接地。
6.如權(quán)利要求5所述的靜態(tài)隨機存取存儲器(SRAM)，其特征在于：第一～第四NMOS(N1～N4)的漏極作為其第一端，第一～第四NMOS(N1～N4)的柵極作為其第二端，第一～第四NMOS(N1～N4)的源極作為其第三端。
7.如權(quán)利要求5所述的靜態(tài)隨機存取存儲器(SRAM)，其特征在于：第三PMOS和第四PMOS(P3、P4)的源極作為其第一端，第三PMOS和第四PMOS(P3、P4)的柵極作為其第二端，第三PMOS和第四PMOS(P3、P4)的漏極作為其第三端。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力集成電路制造有限公司，未經(jīng)上海華力集成電路制造有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810270384.7/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
