[發(fā)明專利]半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201810264768.8
• 申請日: 2018-03-28
• 公開（公告）號: CN108520874B
• 公開（公告）日: 2021-04-06
• 發(fā)明（設(shè)計）人: 王世軍;殷登平;姚飛;童亮
• 申請（專利權(quán)）人: 南京矽力微電子技術(shù)有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/82
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明提供的半導體器件在第一狀態(tài)期間，第三半導體層未被穿通，且第三半導體層的摻雜濃度較低，使得半導體器件具有較低的寄生電容，而在第二狀態(tài)下，第三半導體層被穿通，使得所述半導體器件為一個三極管，可以作為單片集成的雙向瞬態(tài)電壓抑制器，以泄放輸入/輸出端的能量，其制備工藝簡單，封裝效率高。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體器件及其制造方法，更具體地，涉及一種半導體器件及其制造方法。

背景技術(shù)

在ESD器件中通常會采用雪崩二極管或齊納二極管作為箝位器件，然而傳統(tǒng)的雪崩擊穿二極管和齊納二極管應(yīng)用于低壓范圍時，會有較大的漏電流和電容，因此在現(xiàn)有技術(shù)中，為了使ESD器件具有較低的觸發(fā)電壓和漏電流，穿通技術(shù)越來越廣泛的應(yīng)用于低壓ESD保護器件。

現(xiàn)有的穿通器件的結(jié)構(gòu)一般是非對稱的，要獲得雙向的ESD保護器件，需要兩個分立穿通器件并聯(lián)組裝在一個封裝體內(nèi)。為了獲得超低電容值，上述雙向ESD器件還需要兩個額外超低電容的反向普通二極管分別與兩個穿通器件串聯(lián)，這樣的ESD器件需要四塊芯片，不僅面積較大，且而在封裝中，需要連接裸片與引線框架四次，一個穿通器件和一個普通二極管通過引線鍵合在一個框架上，則四塊芯片需要2條引線鍵合，造成產(chǎn)量低，浪費時間等問題。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種半導體器件及其制造方法，以使得所述的半導體器件在應(yīng)用于I/O端子的保護時具有較低的觸發(fā)電壓和超低的寄生電容，且其制備的產(chǎn)量高，效率高。

一種半導體器件，其特征在于，包括：

第一半導體層，具有第一摻雜類型；

第二半導體層，位于所述第一半導體層上方，具有第二摻雜類型；

第三半導體層，位于所述第二半導體層上方，具有第一摻雜類型；

第四半導體層，位于所述第三半導體層上方，具有第二摻雜類型；

第五半導體層，位于所述第四半導體層上方，具有第一摻雜類型；

其中，在所述半導體器件上施加的電壓的絕對值大于預定值電壓之后，所述第三半導體層被穿通，使得所述第二半導體層與第四半導體層電連接。

優(yōu)選地，在所述半導體器件上施加的電壓的絕對值大于預定值電壓之前，

所述一半導體層與第二半導體層之間具有第一寄生電容，所述第二半導體層與所述第三半導體層之間具有第二寄生電容，所述三半導體層與第四半導體層之間具有第三寄生電容，所述第四半導體層與所述第五半導體層之間具有第四寄生電容；

所述第一寄生電容、第二寄生電容、第三寄生電容、第四寄生電容串聯(lián)。

優(yōu)選地，所述第三半導體層被穿通之后，所述半導體器件為三極管。

優(yōu)選地，所述第三半導體層的摻雜濃度小于第一半導層的摻雜濃度，所述第五半導體層和第一半導體層的摻雜濃度均大于所述第三半導體層的摻雜濃度。

優(yōu)選地，所述第三半導體層為外延層。

優(yōu)選地，所述二半導體層為埋層。

優(yōu)選地，所述的半導體器件還包括隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)由所述第五半導體層的表面延伸至所述第一半導體層中。

優(yōu)選地，所述隔離結(jié)構(gòu)依次穿過所述第五半導體層、第四半導體層、第三半導體層、第二半導體層后延伸至所述第一半導體層中。

優(yōu)選地，所述的半導體器件還包括于與所述第五半導體層相連的第一電極，以及與所述第一半導體層相連的第二電極，

所述第一電與第二電極中的第一個用于與輸入/輸入端子相連，另一個接地。

優(yōu)選地，所述預定值電壓為所述半導體器件的最大反向工作電壓。