[發明專利]半導體器件及其制造方法

有效

• 申請號: 201810264768.8
• 申請日: 2018-03-28
• 公開（公告）號: CN108520874B
• 公開（公告）日: 2021-04-06
• 發明（設計）人: 王世軍;殷登平;姚飛;童亮
• 申請（專利權）人: 南京矽力微電子技術有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/82
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種半導體器件，其特征在于，包括:

第一半導體層，具有第一摻雜類型；

第二半導體層，位于所述第一半導體層上方，具有第二摻雜類型；

第三半導體層，位于所述第二半導體層上方，具有第一摻雜類型；

第四半導體層，位于所述第三半導體層上方，具有第二摻雜類型；

第五半導體層，位于所述第四半導體層上方，具有第一摻雜類型；

其中，在所述半導體器件上施加的電壓的絕對值大于預定值電壓之后，所述第三半導體層被穿通，使得所述第二半導體層與第四半導體層電連接，

根據所述預定值電壓和導通電阻來設置第三半導體層的厚度，使得施加電壓大于預定值電壓后被穿通，

所述第一半導體層和所述第二半導體層構成第一PN結，所述第四半導體層和所述第五半導體層構成第二PN結，所述第三半導體層在所述第一PN結或第二PN結發生反向擊穿前被穿通。

2.根據權利要求1所述的半導體器件，其特征在于，在所述半導體器件上施加的電壓的絕對值大于預定值電壓之前，

所述第一半導體層與所述第二半導體層之間具有第一寄生電容，所述第二半導體層與所述第三半導體層之間具有第二寄生電容，所述第三半導體層與所述第四半導體層之間具有第三寄生電容，所述第四半導體層與所述第五半導體層之間具有第四寄生電容；

所述第一寄生電容、所述第二寄生電容、所述第三寄生電容、所述第四寄生電容串聯。

3.根據權利要求1所述的半導體器件，其特征在于，所述第三半導體層被穿通之后，所述半導體器件為三極管。

4.根據權利要求1所述的半導體器件，其特征在于，所述第一半導體層的摻雜濃度和第二半導體層的摻雜濃度均大于所述第三半導體層的摻雜濃度，所述第四半導體層和所述第五半導體層的摻雜濃度均大于所述第三半導體層的摻雜濃度。

5.根據權利要求1所述的半導體器件，其特征在于，所述第三半導體層為外延層。

6.根據權利要求1所述的半導體器件，其特征在于，所述第二半導體層為埋層。

7.根據權利要求1所述的半導體器件，其特征在于，還包括隔離結構，所述隔離結構由所述第五半導體層的表面延伸至所述第一半導體層中。

8.根據權利要求7所述的半導體器件，其特征在于，所述隔離結構依次穿過所述第五半導體層、第四半導體層、第三半導體層、第二半導體層后延伸至所述第一半導體層中。

9.根據權利要求1所述的半導體器件，其特征在于，還包括與所述第五半導體層相連的第一電極，以及與所述第一半導體層相連的第二電極，

所述第一電極與所述第二電極中的其中一個用于與輸入/輸入端子相連，另一個接地。

10.根據權利要求1所述的半導體器件，其特征在于，所述預定值電壓為所述半導體器件的最大反向工作電壓。

11.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件為雙向瞬態電壓抑制器，所述第一PN結或第二PN被反向擊穿時，所述半導體器件的電壓被箝位。

12.一種半導體器件的制造方法，其特征在于，包括：

在具有第一摻雜類型的第一半導體層上形成具有第二摻雜類型的第二半導體層；

在所述第二半導體層上形成具有第一摻雜類型的第三半導體層；

在所述第三半導體層上形成具有第二摻雜類型的第四半導體層；

在所述第四半導體層上形成具有第一摻雜類型的第五半導體層；

通過調節所述第三半導體層的摻雜濃度,使得在所述半導體器件上施加的電壓的絕對值大于預定值電壓之后，所述第三半導體層被穿通,從而使得所述第二半導體層與所述第四半導體層電連接，

其中，根據所述預定值電壓和導通電阻來設置第三半導體層的厚度，使得施加電壓大于預定值電壓后被穿通，

所述第一半導體層和所述第二半導體層構成第一PN結，所述第四半導體層和所述第五半導體層構成第二PN結，所述第三半導體層在所述第一PN結或第二PN結發生反向擊穿前被穿通。