[發明專利]3D NAND閃存結構的形成方法

有效

• 申請號: 201810262370.0
• 申請日: 2018-03-28
• 公開（公告）號: CN108417577B
• 公開（公告）日: 2019-03-29
• 發明（設計）人: 肖莉紅;王恩博;董金文;楊號號;周玉婷;湯召輝
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 董琳

本發明涉及一種3D NAND閃存結構的形成方法，包括：提供半導體襯底，所述半導體襯底上形成有堆疊結構及至少覆蓋所述堆疊結構側面的介質層，所述堆疊結構包括相互堆疊的第一絕緣層和第二絕緣層；刻蝕所述堆疊結構至半導體襯底表面，在所述堆疊結構內形成核心通孔及偽通孔；在所述核心通孔填充第一填充層；在所述偽通孔內填充第二填充層；去除所述核心通孔內的第一填充層；在所述核心通孔側壁表面形成功能側壁。上述方法可以簡化工藝步驟，節約成本。

技術領域

本發明涉及半導體技術領域，尤其涉及一種3D NAND閃存結構的形成方法。

背景技術

近年來，閃存(Flash Memory)存儲器的發展尤為迅速。閃存存儲器的主要特點是在不加電的情況下能長期保持存儲的信息，且具有集成度高、存取速度快、易于擦除和重寫等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。為了進一步提高閃存存儲器的位密度(Bit Density)，同時減少位成本(Bit Cost)，三維的閃存存儲器(3D NAND)技術得到了迅速發展。

在3D NAND閃存結構的形成方法中，涉及到通孔結構的形成。現有通孔結構的形成方法成本較高，工藝窗口較小，影響最終形成的3D NAND的閃存結構的性能。

因此，需要一種新的3D NAND閃存結構的形成方法，以節約成本，簡化工藝流程，并提高3D NAND閃存結構的性能。

發明內容

本發明所要解決的技術問題是，提供一種3D NAND閃存結構的形成方法，以節約成本，簡化工藝流程。

為了解決上述問題，本發明提供了一種3D NAND閃存結構的形成方法，包括：提供半導體襯底，所述半導體襯底上形成有堆疊結構及至少覆蓋所述堆疊結構側面的介質層，所述堆疊結構包括相互堆疊的第一絕緣層和第二絕緣層；刻蝕所述堆疊結構至半導體襯底表面，在所述堆疊結構內形成核心通孔及偽通孔；在所述核心通孔填充第一填充層；在所述偽通孔內填充第二填充層；去除所述核心通孔內的第一填充層；在所述核心通孔側壁表面形成功能側壁。

可選的，在所述核心通孔填充第一填充層的方法包括：在所述核心通孔和偽通孔內同時填充第一填充層；在所述堆疊結構、介質層及第一填充層上形成暴露出偽通孔內第一填充層表面的第一圖形化掩膜層；以所述第一圖形化掩膜層為掩膜，去除所述偽通孔內的第一填充層。

可選的，以所述第一圖形化掩膜層為掩膜，采用干法刻蝕工藝去除所述偽通孔內的第一填充層。

可選的，通過干法刻蝕工藝去除所述核心通孔內的第一填充層。

可選的，所述干法刻蝕工藝為灰化工藝。

可選的，還包括：在所述堆疊結構、介質層及第一填充層上形成第二掩膜層；然后再在所述第二掩膜層表面形成第一圖形化掩膜層。

可選的，所述第二掩膜層的材料與所述第一填充層材料相同；在去除所述核心通孔內的第一填充層的同時去除所述第二掩膜層。

可選的，所述第一填充層的材料為無定型碳。

可選的，所述第二填充層的材料為氧化硅或氮氧化硅。

可選的，所述堆疊結構包括核心陣列區域以及圍繞核心陣列區域的臺階區域；所述偽通孔包括位于核心陣列區域的第一偽通孔、位于所述臺階區域的第二偽通孔以及位于核心陣列區域的隔離溝槽，所述第二偽通孔的上部穿過所述介質層、下部穿過所述堆疊結構。

本發明的3D NAND閃存結構的形成方法，在核心通孔以及偽通孔中分別填充第一填充層和第二填充層，然后去除所述第一填充層暴露出所述核心通孔，再在所述核心通孔側壁形成功能側壁。所述功能側壁僅在核心通孔內形成，與現有技術相比，無需再對偽通孔內進行刻蝕等操作，可以簡化工藝步驟，節約成本。

附圖說明