[發明專利]半導體封裝結構

有效

• 申請號: 201810256341.3
• 申請日: 2018-03-27
• 公開（公告）號: CN110120383B
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 高靖堯
• 申請（專利權）人: 南茂科技股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 吳志紅;臧建明

本發明提供一種半導體封裝結構，包括線路基板、芯片、第一電磁屏蔽層、第二電磁屏蔽層以及封裝膠體。線路基板包括多個第一接墊。芯片配置于線路基板上，包括相對的主動面、非主動面及位于主動面上的多個第二接墊。第二接墊電性連接于第一接墊。第一電磁屏蔽層配置于芯片的主動面的這些多個第二接墊以外的部位，且絕緣這些第二接墊。第二電磁屏蔽層配置于芯片的非主動面。封裝膠體包覆線路基板、芯片、第一電磁屏蔽層及第二電磁屏蔽層。

技術領域

本發明涉及一種封裝結構，尤其涉及一種半導體封裝結構。

背景技術

由于電子產品不斷朝向小尺寸、多功能、高效能的趨勢發展，使得集成電路芯片亦須符合微小化、高密度、高功率、高速的需求，因此電子信號受到電磁干擾(Electro-Magnetic Interference,EMI)的情況越來越嚴重。為了避免電磁干擾的問題影響集成電路芯片使用時的穩定性，傳統會覆蓋金屬蓋體于芯片之外，用來防止電磁波的外泄或是避免外部電磁波滲入而造成干擾。金屬導體為防制電磁干擾的良好材料，但金屬材料質重、不易塑形、價格高，并無法符合微小尺寸、低成本量產的需求，且不利于封裝體的體積輕薄化。

發明內容

本發明是針對一種半導體封裝結構，其具有抗電磁干擾的能力，且適于輕薄化半導體封裝的體積以及節省制作成本。

根據本發明的實施例，半導體封裝結構，包括線路基板、芯片、第一電磁屏蔽層、第二電磁屏蔽層以及封裝膠體。線路基板包括多個第一接墊。芯片配置于線路基板上，包括相對的主動面、非主動面及位于主動面上的多個第二接墊。這些第二接墊電性連接于這些第一接墊。第一電磁屏蔽層，配置于芯片的主動面的這些第二接墊以外的部位，且絕緣于這些第二接墊。第二電磁屏蔽層配置于芯片的非主動面。封裝膠體包覆線路基板、芯片、第一電磁屏蔽層及第二電磁屏蔽層。

在根據本發明的實施例的半導體封裝結構中，第一電磁屏蔽層或是第二電磁屏蔽層包括黏膠層及混雜于黏膠層的多個電磁屏蔽粒子。

在根據本發明的實施例的半導體封裝結構中，第一電磁屏蔽層或第二電磁屏蔽層為形成在芯片的主動面上或非主動面上的電磁屏蔽噴涂層或是電磁屏蔽濺鍍。

在根據本發明的實施例的半導體封裝結構中，半導體封裝結構還包括第一載體以及第一黏膠層。第一電磁屏蔽層噴涂或濺鍍于第一載體。第一黏膠層設置于第一載體上相對于第一電磁屏蔽層的表面，且貼附于芯片的主動面。

在根據本發明的實施例的半導體封裝結構中，半導體封裝結構還包括第二載體以及第二黏膠層。第二電磁屏蔽層噴涂或濺鍍于第二載體。第二黏膠層設置于第二載體上相對于第二電磁屏蔽層的表面，且貼附于芯片的非主動面。

在根據本發明的實施例的半導體封裝結構中，線路基板包括相對的第一面及第二面。芯片的非主動面朝向線路基板的第一面。這些第一接墊設置于第一面。半導體封裝結構更包括多條導線，且這些導線分別連接于這些第一接墊及這些第二接墊。

在根據本發明的實施例的半導體封裝結構中，線路基板包括相對的第一面及第二面。芯片的非主動面朝向線路基板的第一面。這些第一接墊設置于第一面。第二電磁屏蔽層位于線路基板的第一面的這些第一接墊以外的部位，并絕緣于這些第一接墊。第二電磁屏蔽層投影至第一面的面積大于芯片投影至第一面的面積。

在根據本發明的實施例的半導體封裝結構中，線路基板包括相對的第一面、第二面及貫穿第一面及第二面的穿槽。芯片的主動面朝向線路基板的第一面，且多個第一接墊設置于第二面。半導體封裝結構更包括多條導線，這些導線分別穿過穿槽且連接于這些第一接墊及這些第二接墊。

在根據本發明的實施例的半導體封裝結構中，線路基板的第一面包括芯片投影區，且第一面在芯片投影區之外的部分被第一電磁屏蔽層覆蓋。