[發明專利]半導體封裝結構

有效

• 申請號: 201810256341.3
• 申請日: 2018-03-27
• 公開（公告）號: CN110120383B
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 高靖堯
• 申請（專利權）人: 南茂科技股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 吳志紅;臧建明

1.一種半導體封裝結構，其特征在于，包括：

線路基板，包括多個第一接墊；

芯片，配置于所述線路基板上，且包括相對的主動面、非主動面及位于所述主動面上的多個第二接墊，其中所述多個第二接墊電性連接于所述多個第一接墊；

第一電磁屏蔽層，配置于所述芯片的所述主動面的所述多個第二接墊以外的部位，且絕緣于所述多個第二接墊；

第二電磁屏蔽層，配置于所述芯片的所述非主動面；以及

封裝膠體，包覆所述線路基板、所述芯片、所述第一電磁屏蔽層及所述第二電磁屏蔽層，其中所述線路基板包括相對的第一面及第二面，所述芯片的所述非主動面朝向所述線路基板的所述第一面，所述多個第一接墊設置于所述第一面，所述第二電磁屏蔽層位于所述線路基板的所述第一面的所述多個第一接墊以外的部位，并絕緣于所述多個第一接墊，所述第二電磁屏蔽層投影至所述第一面的面積大于所述芯片投影至所述第一面的面積，且所述第二電磁屏蔽層直接接觸所述線路基板及所述非主動面。

2.根據權利要求1所述的半導體封裝結構，其特征在于，所述第一電磁屏蔽層或是所述第二電磁屏蔽層包括黏膠層及混雜于所述黏膠層的多個電磁屏蔽粒子。

3.根據權利要求1所述的半導體封裝結構，其特征在于，所述第一電磁屏蔽層或所述第二電磁屏蔽層為形成在所述芯片的所述主動面上或所述非主動面上的電磁屏蔽噴涂層或是電磁屏蔽濺鍍層。

4.根據權利要求1所述的半導體封裝結構，其特征在于，還包括：

第一載體，所述第一電磁屏蔽層噴涂或濺鍍于所述第一載體；以及

第一黏膠層，設置于所述第一載體上相對于所述第一電磁屏蔽層的表面，且貼附于所述芯片的所述主動面。

5.根據權利要求1所述的半導體封裝結構，其特征在于，所述半導體封裝結構還包括多條導線，且所述多條導線分別連接于所述多個第一接墊及所述多個第二接墊。

6.一種半導體封裝結構，其特征在于，包括：

線路基板，包括多個第一接墊；

芯片，配置于所述線路基板上，且包括相對的主動面、非主動面及位于所述主動面上的多個第二接墊，其中所述多個第二接墊電性連接于所述多個第一接墊；

第一電磁屏蔽層，配置于所述芯片的所述主動面的所述多個第二接墊以外的部位，且絕緣于所述多個第二接墊；

第二電磁屏蔽層，配置于所述芯片的所述非主動面；以及

封裝膠體，包覆所述線路基板、所述芯片、所述第一電磁屏蔽層及所述第二電磁屏蔽層，其中所述線路基板包括相對的第一面、第二面及貫穿所述第一面及所述第二面的穿槽，所述芯片的所述主動面朝向所述線路基板的所述第一面，所述多個第一接墊設置于所述第二面，所述半導體封裝結構還包括多條導線，所述多條導線分別穿過所述穿槽且連接于所述多個第一接墊及所述多個第二接墊，所述線路基板的所述第一面包括芯片投影區，所述第一面在所述芯片投影區之外的部位被所述第一電磁屏蔽層覆蓋，且所述第一電磁屏蔽層完全覆蓋所述線路基板的所述第一面。

7.根據權利要求6所述的半導體封裝結構，其特征在于，還包括：

第二載體，所述第二電磁屏蔽層噴涂或濺鍍于所述第二載體；以及

第二黏膠層，設置于所述第二載體上相對于所述第二電磁屏蔽層的表面，且貼附于所述芯片的所述非主動面。

8.根據權利要求1或6所述的半導體封裝結構，其特征在于，所述線路基板還包括多個第三接墊，所述多個第三接墊設置于所述第二面，所述半導體封裝結構還包括多個焊球，配置于所述多個第三接墊。