[發明專利]防止灰化工藝損傷基底的方法及半導體器件的形成方法在審
| 申請號： | 201810247064.X | 申請日： | 2018-03-23 |
| 公開（公告）號： | CN108470683A | 公開（公告）日： | 2018-08-31 |
| 發明（設計）人： | 徐杰;黃沖;李志國 | 申請（專利權）人： | 上海華虹宏力半導體制造有限公司 |
| 主分類號： | H01L21/3065 | 分類號： | H01L21/3065 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 基底 半導體器件 基底表面 薄膜層 灰化 工藝損傷 氧化層 暴露 致密 飽和電流 含氧氣體 閾值電壓 有效地 預設 損傷 污染 | ||
1.一種防止灰化工藝損傷基底的方法，其特征在于，包括：
提供一基底，在所述基底上形成有一薄膜層，所述薄膜層暴露出部分所述基底；以及，
對所述薄膜層執行灰化工藝，并在灰化過程中通入含氧氣體，以和暴露出的基底反應，從而在暴露出的基底上生成一氧化層，以利用所述氧化層減輕所述灰化過程對所述基底的表面造成的損傷。
2.如權利要求1所述的防止灰化工藝損傷基底的方法，其特征在于，所述含氧氣體中還包括氮氣。
3.如權利要求1所述的防止灰化工藝損傷基底的方法，其特征在于，所述含氧氣體中還包括氫氣。
4.如權利要求1所述的防止灰化工藝損傷基底的方法，其特征在于，所述灰化工藝為等離子體增強灰化工藝。
5.如權利要求1所述的基底保護層的形成方法，其特征在于，所述基底的材料為硅，所述氧化層為氧化硅層。
6.一種半導體器件的形成方法，其特征在于，包括：
提供一基底，在所述基底上形成有一掩膜層；
利用所述掩膜層執行離子注入工藝，以在所述基底中形成一摻雜區；
對所述掩膜層執行灰化工藝，在灰化過程中通入含氧氣體，以和暴露出的基底反應形成一氧化層，并利用所述氧化層保護所述基底，以減輕所述灰化過程對所述基底的表面造成的損傷。
7.如權利要求6所述的半導體器件的形成方法，其特征在于，在形成所述掩膜層形之前，還包括在所述基底上形成一屏蔽氧化層；以及，
在執行離子注入工藝時，注入離子穿過所述屏蔽氧化層注入到所述基底中。
8.如權利要求7所述的半導體器件的形成方法，其特征在于，在形成所述摻雜區之后，以及執行灰化工藝之前，還包括以所述掩膜層為掩膜刻蝕所述屏蔽氧化層以暴露出部分基底。
9.如權利要求7所述的半導體器件的形成方法，其特征在于，所述屏蔽氧化層的形成方法包括熱氧化法。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司，未經上海華虹宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810247064.X/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
