[發明專利]一種制造半導體器件的方法

有效

• 申請號: 201810239023.6
• 申請日: 2018-03-22
• 公開（公告）號: CN109742075B
• 公開（公告）日: 2021-12-31
• 發明（設計）人: 巫俊昌;鄭智遠;陳思帆;楊舜升;張瑋玲;郭景森;許峰嘉;陳俊璋
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L27/112;H01L21/31
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

提供具有第一區域和第二區域的晶圓。第一形貌變化存在于第一區域和第二區域之間。在晶圓的第一區域上方和第二區域上方形成第一層。圖案化第一層。圖案化的第一層導致第二形貌變化存在于第一區域和第二區域之間。第二形貌變化比第一形貌變化更平滑。第二層形成在第一區域和第二區域上方。第二層的至少部分形成在圖案化的第一層上方。本發明實施例涉及一種制造半導體器件的方法。

技術領域

本發明實施例涉及一種制造半導體器件的方法。

背景技術

半導體集成電路(IC)產業已經經歷了快速發展。IC材料和設計中的技術進步產生了多代IC，其中，每代IC都具有比前一代IC更小且更復雜的電路。然而，這些進步增大了處理和制造IC的復雜程度，并且為了實現這些進步，需要IC處理和制造中的類似發展。在IC演化過程中，功能密度(即，每芯片面積上互連器件的數量)普遍增大，而幾何尺寸(即，使用制造工藝可以產生的最小組件)卻已減小。然而，傳統的半導體器件制造仍然可能具有特定缺點。例如，半導體器件制造可能涉及形貌變化。例如，晶圓的一些區域可能比晶圓的其他區域“更高”或“更矮”。形貌變化可能導致器件的性能下降或甚至器件故障。傳統的半導體制造方法對形貌變化問題沒有提供滿意的解決方案。因此，雖然現有的半導體器件及其制造通常已經滿足它們的預期目的，但是它們并非在所有方面都完全令人滿意。

發明內容

根據本發明的一些實施例，提供了一種制造半導體器件的方法，包括：提供具有第一區域和第二區域的晶圓，其中，所述第一區域和所述第二區域之間存在第一形貌變化；在所述晶圓的所述第一區域和所述第二區域的上方形成第一層；圖案化所述第一層，其中，圖案化的所述第一層導致所述第一區域和所述第二區域之間存在第二形貌變化，并且其中，所述第二形貌變化比第一形貌變化更加平滑；以及在所述第一區域和所述第二區域上方形成第二層，其中，所述第二層的至少部分形成在圖案化的所述第一層上方。

根據本發明的另一些實施例，還提供了一種制造半導體器件的方法，包括：提供具有第一區域和第二區域的晶圓，其中，所述第一區域包括閃存單元并且所述第一區域高于所述第二區域；在所述晶圓的所述第一區域上方和所述第二區域上方形成第一層；圖案化所述第一層以在所述第一區域和所述第二區域之間的邊界處形成間隔件組件；在所述第一區域上方和所述第二區域上方，包括在所述間隔件組件上方形成連續的第二層。

根據本發明的又一些實施例，還提供了一種制造半導體器件的方法，包括：提供具有第一器件和與所述第一器件相鄰的第二器件的晶圓，其中，所述第一器件包括非易失性存儲器件，并且，其中，在所述非易失性存儲器件和所述第二器件之間的邊界處存在臺階高度；在所述邊界處形成組件，其中，所述組件在所述非易失性存儲器件和所述第二器件之間提供所述臺階高度的減小；以及通過非共形沉積工藝，在所述非易失性存儲器件和所述第二器件上方形成掩模層，其中，至少部分由于所述組件提供所述臺階高度的減小，所述掩模層連續地形成。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可更好地理解本發明。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意地增大或縮小。

圖1和圖3-10是根據本發明的各個實施例的處于不同制造階段的半導體器件的截面側視圖。

圖2是根據本發明的實施例的處于制造階段的半導體器件的三維透視圖。

圖11是根據本發明的實施例的覆蓋標記的頂視圖。

圖12是根據本發明的實施例的用于制造半導體器件的方法的流程圖。

具體實施方式