[發明專利]外延鰭狀結構的制作方法

有效

• 申請號: 201810234864.8
• 申請日: 2018-03-21
• 公開（公告）號: CN110299286B
• 公開（公告）日: 2022-06-03
• 發明（設計）人: 謝柏光;曾冠豪;林毓翔;蔡世鴻;曾于庭
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/3065;H01L21/3105;H01L21/311
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種外延鰭狀結構的制作方法，其包括下列步驟。提供基底，并于基底中形成凹槽。在基底上形成外延層。外延層部分形成于凹槽內且部分形成于凹槽之外。外延層具有一凹陷形成于外延層的上表面上，且凹陷于基底的厚度方向上對應凹槽。在外延層上共形地形成氮化物層，并于氮化物層上形成氧化物層。進行第一平坦化制作工藝，用以移除部分的氧化物層。第一平坦化制作工藝停止在氮化物層上。對位于凹槽內的外延層進行圖案化，用以形成至少一外延鰭狀結構。

技術領域

本發明涉及外延鰭狀結構的制作方法，尤其是涉及一種具有平坦化制作工藝的外延鰭狀結構的制作方法。

背景技術

隨著場效晶體管(field effect transistors，FETs)元件尺寸持續地縮小，現有的平面式(planar)場效晶體管元件的發展已面臨到制作工藝上的極限。因此，為了克服制作工藝限制，以非平面(non-planar)的場效晶體管元件例如鰭式場效晶體管(fin fieldeffect transistor，FinFET)元件來取代平面晶體管元件已成為目前業界的發展趨勢。由于鰭狀場效晶體管元件的立體結構可增加柵極與鰭狀結構的接觸面積，故可進一步增加柵極對于載流子通道區域的控制，從而降低小尺寸元件面臨的漏極引發能帶降低(draininduced barrier lowering，DIBL)效應，并可以抑制短通道效應(short channel effect，SCE)。此外，由于鰭狀場效晶體管元件在同樣的柵極長度下可具有更寬的通道寬度，因而可獲得較高的漏極電流。

發明內容

本發明提供了一種外延鰭狀結構的制作方法，利用于外延層上形成氮化物層與氧化物層之后進行平坦化制作工藝，由此改善外延層的平坦度，并改善所形成的外延鰭狀結構的高度一致性。

本發明的一實施例提供一種外延鰭狀結構的制作方法，包括下列步驟。首先，提供一基底。在基底中形成一凹槽。在基底上形成一外延層。外延層部分形成于凹槽內且部分形成于凹槽之外。外延層具有一凹陷形成于外延層的上表面上，且凹陷于基底的厚度方向上對應凹槽。在外延層上共形地形成一氮化物層，并于氮化物層上形成一氧化物層。進行一第一平坦化制作工藝，用以移除部分的氧化物層，且第一平坦化制作工藝停止在氮化物層上。對位于凹槽內的外延層進行圖案化，用以形成至少一外延鰭狀結構。

附圖說明

圖1至圖8為本發明第一實施例的外延鰭狀結構的制作方法示意圖，其中

圖2為圖1之后的狀況示意圖；

圖3為圖2之后的狀況示意圖；

圖4為圖3之后的狀況示意圖；

圖5為圖4之后的狀況示意圖；

圖6為圖5之后的狀況示意圖；

圖7為圖6之后的狀況示意圖；

圖8為圖7之后的狀況示意圖；

圖9與圖10為本發明第二實施例的外延鰭狀結構的制作方法示意圖，其中圖10為圖9之后的狀況示意圖。

主要元件符號說明

10 基底

11 阱區

20 氧化物掩模層

21 圖案化光致抗蝕劑層

30 外延層

30F 外延鰭狀結構

30R 凹陷

30S 上表面

31 緩沖層

41 氮化物層

42 氧化物層