[發明專利]SOI嵌入式三柵極晶體管及其制造方法

有效

• 申請號: 201810233999.2
• 申請日: 2018-03-21
• 公開（公告）號: CN108493249B
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 許佑銓
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/08;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種SOI嵌入式三柵極晶體管，其特征在于，包括：

由底層硅、埋氧化層和頂層硅疊加而成的SOI襯底，所述頂層硅中形成有多條由淺溝槽場氧隔離出來的硅條；所述淺溝槽場氧的底部和所述埋氧化層接觸將各所述硅條橫向完全隔離；

在所述硅條的柵極形成區域中形成有柵極凹槽，金屬柵極結構形成于所述柵極凹槽中并呈嵌入式三柵極結構，被所述金屬柵極結構從沿寬度方向上的兩個側面和底部表面覆蓋的所述硅條組成溝道區；

源區和漏區形成于所述金屬柵極結構的沿長度方向上的兩側的所述硅條中。

2.如權利要求1所述的SOI嵌入式三柵極晶體管，其特征在于：所述柵極凹槽的寬度采用自對準雙重圖形工藝且是通過形成于所述淺溝槽場氧的頂部覆蓋層兩側的側墻自對準定義。

3.如權利要求1所述的SOI嵌入式三柵極晶體管，其特征在于：所述源區和所述漏區的形成區域通過形成于所述柵極凹槽中的偽柵自對準定義，所述偽柵在所述源區和所述漏區形成之后去除并在所述偽柵去除之后形成所述金屬柵極結構。

4.如權利要求1所述的SOI嵌入式三柵極晶體管，其特征在于：所述源區和所述漏區都為嵌入式結構。

5.如權利要求4所述的SOI嵌入式三柵極晶體管，其特征在于：所述SOI嵌入式三柵極晶體管包括N型SOI嵌入式三柵極晶體管，所述源區和所述漏區由第一嵌入式外延層組成。

6.如權利要求5所述的SOI嵌入式三柵極晶體管，其特征在于：所述第一嵌入式外延層的材料為Si_xP_y，Si_mC_n或Si_oC_pP_q，下標x，y，m，n，o，p，q分別表示對應原子在材料分子中的個數。

7.如權利要求4所述的SOI嵌入式三柵極晶體管，其特征在于：所述SOI嵌入式三柵極晶體管包括P型SOI嵌入式三柵極晶體管，所述源區和所述漏區由第二嵌入式外延層組成。

8.如權利要求7所述的SOI嵌入式三柵極晶體管，其特征在于：所述第二嵌入式外延層的材料為Si_hGe_i，下標h，i分別表示對應原子在材料分子中的個數。

9.如權利要求3所述的SOI嵌入式三柵極晶體管，其特征在于：所述偽柵由柵氧化層和多晶硅柵疊加而成。

10.如權利要求1所述的SOI嵌入式三柵極晶體管，其特征在于：所述金屬柵極結構為高介電常數材料金屬柵。

11.一種SOI嵌入式三柵極晶體管的制造方法，其特征在于，包括如下步驟：

步驟一、提供由底層硅、埋氧化層和頂層硅疊加而成的SOI襯底；

步驟二、在所述頂層硅中形成淺溝槽場氧并由所述淺溝槽場氧隔離出多條硅條；所述淺溝槽場氧的底部和所述埋氧化層接觸將各所述硅條橫向完全隔離；

步驟三、在所述硅條的柵極形成區域中形成有柵極凹槽；

步驟四、在所述柵極凹槽中形成偽柵；

步驟五、在所述偽柵的沿長度方向上的兩側的所述硅條中自對準形成源區和漏區；

步驟六、去除所述偽柵并形成金屬柵結構，所述金屬柵極結構形成于所述柵極凹槽中并呈嵌入式三柵極結構，被所述金屬柵極結構從沿寬度方向上的兩個側面和底部表面覆蓋的所述硅條組成溝道區。

12.如權利要求11所述的SOI嵌入式三柵極晶體管的制造方法，其特征在于：步驟三中所述柵極凹槽的寬度采用自對準雙重圖形工藝定義，包括步驟：

在所述淺溝槽場氧的頂部覆蓋層的兩側形成側墻；

以所述側墻為自對準研磨進行刻蝕形成所述柵極凹槽，所述柵極凹槽的寬度由所述側墻自對準定義；

去除所述側墻。