[發(fā)明專利]電子組件及其制造方法

有效

• 申請?zhí)枺?/td>: 201810233216.0
• 申請日: 2018-03-21
• 公開（公告）號: CN109427718B
• 公開（公告）日: 2023-02-28
• 發(fā)明（設(shè)計）人: 劉瑋瑋;翁煇翔
• 申請（專利權(quán)）人: 日月光半導(dǎo)體制造股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/60
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 蕭輔寬

1.一種電子組件，其包括：

芯片，其包含導(dǎo)電襯墊；

安置于所述芯片上的第一保護層，所述第一保護層限定第一開口以暴露所述芯片的所述導(dǎo)電襯墊；

安置于所述第一保護層上的第二保護層，所述第二保護層限定第二開口及第一凹槽，所述第二開口暴露所述芯片的所述導(dǎo)電襯墊；

第一導(dǎo)電柱，其安置于所述第二開口內(nèi)且電連接至所述導(dǎo)電襯墊；及

第二導(dǎo)電柱，其安置于所述第一凹槽內(nèi)；

其中所述第一導(dǎo)電柱的高度大體上等于所述第二導(dǎo)電柱的高度；且

其中所述第一凹槽的底部表面安置于所述第一保護層的頂部表面與所述第二保護層的頂部表面之間；

其中所述第一開口的寬度小于所述第二開口的寬度；

其中所述第一凹槽的深度小于所述第二保護層的厚度；

其中所述第二保護層為單層；且

其中所述第二導(dǎo)電柱通過第一晶種層直接接觸所述第二保護層，所述第一晶種層安置于所述第一凹槽的所述底部表面、所述第一凹槽的側(cè)壁及所述第二保護層的所述頂部表面上。

2.根據(jù)權(quán)利要求1所述的電子組件，其中所述第一保護層與所述第一導(dǎo)電柱之間存在一空間未被所述第二保護層覆蓋。

3.根據(jù)權(quán)利要求1所述的電子組件，其中所述第一凹槽的寬度小于所述第二導(dǎo)電柱的寬度。

4.根據(jù)權(quán)利要求1所述的電子組件，其中

所述第二保護層具有背離所述第一保護層的所述頂部表面及與所述第二保護層的所述頂部表面相對的底部表面；且

所述第一凹槽具有所述底部表面及在所述第一凹槽的所述底部表面與所述第二保護層的所述頂部表面之間延伸的所述側(cè)壁。

5.根據(jù)權(quán)利要求4所述的電子組件，其中所述第二導(dǎo)電柱安置于所述第二保護層的所述頂部表面、所述第一凹槽的所述底部表面及所述第一凹槽的所述側(cè)壁上。

6.根據(jù)權(quán)利要求5所述的電子組件，其進一步包括在所述第二導(dǎo)電柱與所述第二保護層的所述頂部表面、所述第一凹槽的所述底部表面及所述第一凹槽的所述側(cè)壁之間的所述第一晶種層。

7.根據(jù)權(quán)利要求1所述的電子組件，其中

所述第二保護層進一步限定第二凹槽；且

所述第二導(dǎo)電柱安置于所述第一凹槽及所述第二凹槽內(nèi)。

8.根據(jù)權(quán)利要求1所述的電子組件，其中所述第一導(dǎo)電柱的總高度大體上等于所述第二導(dǎo)電柱的總高度。

9.根據(jù)權(quán)利要求1所述的電子組件，其中所述第二導(dǎo)電柱安置于所述第二保護層的所述頂部表面上。

10.根據(jù)權(quán)利要求1所述的電子組件，其中

所述第二保護層具有背離所述第一保護層的所述頂部表面及與所述第二保護層的所述頂部表面相對的底部表面；且

所述第一保護層具有突出部高于所述第二保護層的所述底部表面；且

所述第二開口曝露所述突出部。

11.根據(jù)權(quán)利要求10所述的電子組件，其進一步包括在所述導(dǎo)電襯墊與所述第一導(dǎo)電柱之間的第二晶種層，且所述突出部高于所述第二晶種層的頂部表面。

12.根據(jù)權(quán)利要求1所述的電子組件，其中所述第二保護層的所述頂部表面與所述第一凹槽的所述側(cè)壁界定拐角，且所述拐角被所述第二導(dǎo)電柱覆蓋。

13.根據(jù)權(quán)利要求12所述的電子組件，其中所述拐角大于90度。

14.根據(jù)權(quán)利要求12所述的電子組件，其中所述拐角位于所述第一保護層的所述頂部表面與所述第二導(dǎo)電柱之間。

15.根據(jù)權(quán)利要求1所述的電子組件，其中所述第二導(dǎo)電柱具有底部表面面對所述第二保護層的所述頂部表面且與所述第二保護層的所述頂部表面平行。