[發(fā)明專(zhuān)利]基于FPGA的有源配電網(wǎng)實(shí)時(shí)仿真器多速率接口設(shè)計(jì)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810221838.1
• 申請(qǐng)日: 2018-03-18
• 公開(kāi)（公告）號(hào): CN108563588B
• 公開(kāi)（公告）日: 2021-02-02
• 發(fā)明（設(shè)計(jì)）人: 李鵬;王智穎;王成山;富曉鵬
• 申請(qǐng)（專(zhuān)利權(quán)）人: 天津大學(xué)
• 主分類(lèi)號(hào): G06F13/10
• 分類(lèi)號(hào): G06F13/10
• 代理公司: 天津市北洋有限責(zé)任專(zhuān)利代理事務(wù)所 12201
• 代理人: 杜文茹

基于FPGA的有源配電網(wǎng)實(shí)時(shí)仿真器多速率接口設(shè)計(jì)方法，包括：1)將各子系統(tǒng)信息下載到對(duì)應(yīng)FPGA中，子系統(tǒng)m與子系統(tǒng)n相連，子系統(tǒng)m的仿真步長(zhǎng)是子系統(tǒng)n仿真步長(zhǎng)的整數(shù)倍；2)設(shè)置仿真時(shí)刻t＝0，啟動(dòng)仿真；3)仿真時(shí)間向前推進(jìn)一個(gè)步長(zhǎng)，t＝t+Δt；4)各子系統(tǒng)完成仿真計(jì)算并交互仿真接口數(shù)據(jù)；5)子系統(tǒng)m將接收到的仿真接口數(shù)據(jù)送入平均單元，子系統(tǒng)n將接收到的仿真接口數(shù)據(jù)送入插值單元；6)判斷物理時(shí)間是否達(dá)到t，如達(dá)到則進(jìn)入7)，否則實(shí)時(shí)仿真器待機(jī)至t后，進(jìn)入7)；7)判斷仿真時(shí)間t是否達(dá)到仿真終了時(shí)刻，如達(dá)到則仿真結(jié)束，否則返回3)。本發(fā)明的多速率接口設(shè)計(jì)方法，有效提高了基于多FPGA的有源配電網(wǎng)實(shí)時(shí)仿真器的仿真速度。

技術(shù)領(lǐng)域

本發(fā)明涉及一種實(shí)時(shí)仿真器多速率接口。特別是涉及一種基于FPGA的有源配電網(wǎng)實(shí)時(shí)仿真器多速率接口設(shè)計(jì)方法。

背景技術(shù)

隨著分布式電源、儲(chǔ)能裝置、微電網(wǎng)等各種配電側(cè)資源的大量接入，有源配電網(wǎng)的組織形態(tài)和運(yùn)行特征發(fā)生了較為深刻而持久地變化。有源配電網(wǎng)的這些變化使其在規(guī)劃設(shè)計(jì)、運(yùn)行優(yōu)化、保護(hù)控制、仿真分析等方面與傳統(tǒng)配電系統(tǒng)相比均存在較大的差異與挑戰(zhàn)。在仿真計(jì)算層面，有源配電系統(tǒng)中廣泛接入的各種分布式電源、儲(chǔ)能、電力電子裝置等新型設(shè)備使得其自身的動(dòng)態(tài)特性更加復(fù)雜，針對(duì)傳統(tǒng)配電網(wǎng)的穩(wěn)態(tài)仿真分析已不能滿足需求，需要借助精細(xì)的暫態(tài)仿真來(lái)深入了解有源配電網(wǎng)的運(yùn)行機(jī)理與動(dòng)態(tài)特征。在此基礎(chǔ)上，有源配電網(wǎng)詳細(xì)動(dòng)態(tài)特性的分析與研究還需要實(shí)現(xiàn)實(shí)時(shí)仿真的功能需求，尤其是對(duì)各種控制器、保護(hù)裝置、智能終端、新型能量管理系統(tǒng)等的試驗(yàn)、測(cè)試均需要在硬件在環(huán)(hardware-in-the-loop，HIL)的環(huán)境中進(jìn)行。目前，國(guó)外開(kāi)發(fā)的商業(yè)實(shí)時(shí)仿真器有RTDS、ARENE、HYPERSIM、NETOMAC、RT-LAB等，這些實(shí)時(shí)仿真器全部采用DSP(Digital SignalProcessor)、CPU(Central Processing Unit)、PowerPC等串行處理器作為底層硬件計(jì)算資源，通過(guò)多個(gè)處理器的并行計(jì)算，從而達(dá)到實(shí)時(shí)仿真的計(jì)算能力。

有源配電網(wǎng)復(fù)雜的網(wǎng)絡(luò)結(jié)構(gòu)和龐大的系統(tǒng)規(guī)模對(duì)實(shí)時(shí)仿真器的仿真精度、計(jì)算速度、硬件資源等提出了新的挑戰(zhàn)。在有源配電網(wǎng)中，電力電子開(kāi)關(guān)具有高頻動(dòng)作特性，對(duì)該類(lèi)元件的仿真需要較小的仿真步長(zhǎng)；分布式電源及儲(chǔ)能元件自身的控制器、電力電子變流器的控制器等建模進(jìn)一步增加了系統(tǒng)的仿真規(guī)模，給硬件計(jì)算資源帶來(lái)了較大的負(fù)擔(dān)。基于串行處理器的實(shí)時(shí)仿真器囿于信號(hào)處理速度、物理結(jié)構(gòu)的限制，實(shí)時(shí)仿真計(jì)算能力較為有限，同時(shí)，多個(gè)處理器之間數(shù)據(jù)的傳輸延時(shí)限制了仿真步長(zhǎng)的選擇與數(shù)值穩(wěn)定性。

FPGA具有大量并行底層結(jié)構(gòu)，分布式內(nèi)存，可實(shí)現(xiàn)深度并行計(jì)算；同時(shí)采用流水線操作的方式，提高了數(shù)字信號(hào)的處理速度。FPGA自身的I/O資源豐富，包括全雙工LVDS通道、用戶自定義I/O接口、高速收發(fā)器等，可實(shí)現(xiàn)大量數(shù)據(jù)的板級(jí)交互。隨著FPGA技術(shù)的發(fā)展，其集成的高速收發(fā)器可實(shí)現(xiàn)14.1Gbps的數(shù)據(jù)傳輸速率，使得多FPGA之間的高速通訊成為可能，為大規(guī)模有源配電網(wǎng)實(shí)時(shí)仿真的奠定了堅(jiān)實(shí)的基礎(chǔ)。

根據(jù)有源配電網(wǎng)結(jié)構(gòu)特征，通過(guò)系統(tǒng)分割、并行求解以降低解算規(guī)模，將分割后各子系統(tǒng)的求解任務(wù)分配到多片F(xiàn)PGA上，是提升計(jì)算速度、保證仿真實(shí)時(shí)性的有效手段。考慮到分割后的各子系統(tǒng)可能具有不同時(shí)間尺度的動(dòng)態(tài)特性，如果整個(gè)系統(tǒng)采用相同的仿真步長(zhǎng)，則步長(zhǎng)大小的選擇會(huì)受到快子系統(tǒng)時(shí)間常數(shù)的限制，難以保證仿真的實(shí)時(shí)性。另一方面，各子系統(tǒng)的求解規(guī)模以及解算難易程度不同，實(shí)際解算時(shí)間往往不同，如果設(shè)置統(tǒng)一的仿真步長(zhǎng)，則各FPGA會(huì)相互等待至所有FPGA完成解算任務(wù)，造成時(shí)間冗余，增加仿真時(shí)間。針對(duì)不同子系統(tǒng)，采用與之相適應(yīng)的仿真步長(zhǎng)，可有效節(jié)省整個(gè)系統(tǒng)的仿真時(shí)間，滿足實(shí)時(shí)仿真需求。同時(shí)，需要與之相適應(yīng)的多速率仿真接口以實(shí)現(xiàn)多速率仿真功能。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是，提供一種能夠滿足多速率實(shí)時(shí)仿真算法需求的基于FPGA的有源配電網(wǎng)實(shí)時(shí)仿真器多速率接口設(shè)計(jì)方法。