[發明專利]基于FPGA的有源配電網實時仿真器多速率接口設計方法

有效

• 申請號: 201810221838.1
• 申請日: 2018-03-18
• 公開（公告）號: CN108563588B
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 李鵬;王智穎;王成山;富曉鵬
• 申請（專利權）人: 天津大學
• 主分類號: G06F13/10
• 分類號: G06F13/10
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 杜文茹

1.一種基于FPGA的有源配電網實時仿真器多速率接口設計方法，其特征在于，包括如下步驟：

1)在由N個FPGA構成的有源配電網實時仿真器的上位機中，其中N1，將待仿真的有源配電系統依據拓撲連接關系及FPGA的計算資源，采用貝瑞隆線路模型解耦后，劃分為N個子系統，讀取各子系統元件的基本參數，形成各子系統電氣部分的節點電導矩陣和控制部分的計算矩陣，將各子系統的相關信息分別下載到對應的FPGA中，每個子系統對應一個FPGA，根據各子系統的實際解算時間進行降序排列，各子系統的編號為1到N，設置第i個FPGA的仿真步長為t_i，第j個FPGA的仿真步長為t_j，其中i＝1,2,…,N，j＝i+1,i+2,…,N，且滿足t_i＝M_i,jt_j，其中M_i,j表示第i個FPGA的仿真步長是第j個FPGA的仿真步長的M倍，M_i,j取正整數；

2)定義全部在拓撲上具有直接連接關系的子系統對，若子系統i與子系統j直接相連，則將子系統編號i加入到慢子系統編號的集合中，將j加入到快子系統編號的集合中，定義編號編號n為集合中與m一一對應的子系統對的編號；

3)設置仿真器全局仿真步長為Δt，Δt＝t₁，仿真時刻為t；定義：

第m個FPGA在全局仿真步長Δt內的第d個仿真步長t_m內計算得到的第n個FPGA仿真所需的仿真接口數據data_m,n,d(t)的個數為N_m,n，其中仿真接口數據data_m,n,d(t)的表示形式為{a_p(t)}，p＝(d-1)N_m,n+1,(d-1)N_m,n+2,…,(d-1)N_m,n+N_m,n，a_p(t)為仿真接口數據data_m,n,d的第p個數據；

第m個FPGA在全局仿真步長Δt內發送到第n個FPGA的仿真接口數據Data_m,n(t)的個數為第q個仿真步長t_m內發送的仿真接口數據Data_m,n(t)的表示形式為{data_m,n,q(t)}，

第n個FPGA在全局仿真步長Δt內第e個仿真步長t_n內計算得到的第m個FPGA仿真所需的仿真接口數據data_n,m,e(t)的個數為N_n,m，其中仿真接口數據data_n,m,e(t)的表示形式為{b_r(t)}，r＝(e-1)N_n,m+1,(e-1)N_n,m+2,…,(e-1)N_n,m+N_n,m，b_r(t)為仿真接口數據data_n,m,e(t)中的第r個數據；

第n個FPGA在全局仿真步長Δt內發送到第m個FPGA的仿真接口數據Data_n,m(t)的個數為第s個仿真步長t_n內發送的仿真接口數據Data_n,m(t)的表示形式為{data_n,m,s(t)}，

整個實時仿真器以時鐘clk驅動；

4)初始化仿真器，并設置仿真時刻t＝0，啟動仿真；

5)仿真時間向前推進一個步長，t＝t+Δt；第m個FPGA利用從自身的平均單元中讀取的仿真所需的數據，完成步仿真計算任務后，將計算得到的仿真接口數據Data_m,n(t)發送到第n個FPGA；第n個FPGA利用從自身的插值單元中讀取的仿真所需的數據，完成步仿真計算任務后，將計算得到的仿真接口數據Data_n,m(t)發送到第m個FPGA；

6)第m個FPGA完成接收第n個FPGA發送的仿真接口數據Data_n,m(t)后，將仿真接口數據Data_n,m(t)送入自身的平均單元進行處理，得到平均數據；第n個FPGA完成接收第m個FPGA發送的仿真接口數據Data_m,n(t)后，將仿真接口數據Data_m,n(t)送入自身的插值單元進行處理，得到插值數據；

7)判斷物理時間是否達到仿真時刻t，如達到仿真時刻t，則進入下一步，否則實時仿真器待機至仿真時刻t后，進入下一步；

8)判斷仿真時刻t是否達到設定的仿真終了時刻T，如達到設定的仿真終了時刻T，則仿真結束，否則返回步驟3)；

步驟5)和步驟6)中所述的插值單元，是由隨機存儲器RAM_m,n,1、RAM_m,n,2、RAM_m,n,3和RAM_m,n,4，只讀存儲器ROM_m,n和先入先出隊列FIFO_m,n,1構成，利用仿真接口數據Data_m,n(t-Δt)的最后N_n,m個仿真接口數據與仿真接口數據Data_m,n(t)進行次兩點線性插值運算，第g次插值運算得到的插值數據為：

其中具體實現方式為：將Data_m,n(t)寫入RAM_m,n,1中，將Data_m,n(t-Δt)的最后N_m,n個仿真接口數據與Data_m,n(t)的前個仿真接口數據{data_m,n,l(t)}依次寫入RAM_m,n,2中，其中分別從RAM_m,n,1與RAM_m,n,2中讀出所有仿真接口數據，得到與計算并將得到的結果寫入RAM_m,n,3中，將寫入RAM_m,n,4中，ROM_m,n中存儲的數據的格式為{X_c}，其中X_c中各元素的個數等于N_m,n；讀取ROM_m,n中存儲的數據分別將RAM_m,n,3與RAM_m,n,4中的數據依次按每N_m,n個數據為一組重復讀取次，得到與計算：并將得到的結果寫入FIFO_m,n,1中，讀取FIFO_m,n,1中的數據，得到插值數據；

步驟5)和步驟6)中所述的平均單元，是由隨機存儲器RAM_n,m,5，累加器，先入先出隊列FIFO_n,m,2，FIFO_n,m,3構成，將仿真接口數據Data_n,m(t)進行次平均運算，第h次平均運算得到的平均數據為：

其中具體實現方式為：將Data_n,m(t)寫入FIFO_n,m,2中，從FIFO_n,m,2中讀出數據Data_n,m(t)后寫入RAM_n,m,5，RAM_n,m,5的讀地址addr_r為：

從RAM_n,m,5中讀出全部數據，得到將依次按每個數據為一組送入累加器中進行累加，得到個數據Data_sum，計算并將得到的結果寫入FIFO_n,m,3中，讀取FIFO_n,m,3中的數據，得到平均數據。