[發(fā)明專利]電子部件及其制造方法

有效

• 申請?zhí)枺?/td>: 201810217655.2
• 申請日: 2018-03-16
• 公開（公告）號: CN108811319B
• 公開（公告）日: 2021-07-27
• 發(fā)明（設(shè)計）人: 大倉遼;工藤敬實;濱田顯德
• 申請（專利權(quán)）人: 株式會社村田制作所
• 主分類號: H05K1/16
• 分類號: H05K1/16;H05K3/46
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李洋;青煒

本發(fā)明提供能夠減少割切時的切削負(fù)荷的電子部件及其制造方法。電子部件具有：胚體，其包括相互對置的第一端面和第二端面以及將第一端面和第二端面連接起來的上表面；電路元件，其埋入胚體；第一引出電極，其埋入胚體的第一端面?zhèn)?，與電路元件電連接；柱狀電極，從與第一端面正交的方向觀察，柱狀電極在第一方向上與第一引出電極分離配置，以從第一端面至上表面使局部暴露的方式埋入胚體；以及第一導(dǎo)通孔導(dǎo)體，其將第一引出電極和柱狀電極連接起來，就從與第一端面正交的方向觀察下在沿與第一方向正交的第二方向的第一端面上的暴露寬度而言，第一導(dǎo)通孔導(dǎo)體的暴露寬度小于柱狀電極的暴露寬度。

技術(shù)領(lǐng)域

本發(fā)明涉及電子部件及其制造方法。

背景技術(shù)

以往，在作為電子部件的一例的線圈部件中，有日本特開2014-197590號公報(專利文獻(xiàn)1)中記載的線圈部件。該電子部件具有：胚體、埋入胚體的線圈、埋入胚體的端面?zhèn)炔⑴c線圈電連接的引出電極以及從胚體的端面至上表面(安裝面)以局部暴露的方式埋入胚體的柱狀電極。柱狀電極與引出電極直接連接。

專利文獻(xiàn)1：日本特開2014-197590號公報

然而，本申請的發(fā)明者欲實際制造所述以往的電子部件，卻發(fā)現(xiàn)存在以下問題。柱狀電極由Cu構(gòu)成，比胚體堅硬，其在從胚體的端面暴露的狀態(tài)下，從引出電極延伸至上表面，因此，在胚體的端面，堅硬的柱狀電極的面積增大。由此，在電子部件的制造工序中，在胚體的端面(切割面)進(jìn)行割切時，柱狀電極在胚體的端面?zhèn)鹊捏w積增大，切削電子部件的負(fù)荷增大。

當(dāng)切削負(fù)荷增大時，相應(yīng)地，電子部件側(cè)也受到負(fù)荷，因此，例如有可能因切削時、切削后的熱或者物理沖擊致使柱狀電極從胚體剝離。此外，對割切刀片的負(fù)荷增大，例如，有可能在刀片產(chǎn)生堵塞、裂紋、破裂、磨耗。另外，若切削負(fù)荷增大，則對柱狀電極的負(fù)荷增大，例如，有可能在柱狀電極產(chǎn)生裂紋、破裂等破損。

發(fā)明內(nèi)容

因此，本發(fā)明的課題在于提供能夠降低割切時的切削負(fù)荷的電子部件及其制造方法。

為了解決所述課題，作為本發(fā)明的一個方式的電子部件具備：

胚體，其包括相互對置的第一端面和第二端面以及將所述第一端面和所述第二端面連接起來的上表面；

電路元件，其埋入所述胚體；

第一引出電極，其埋入所述胚體的所述第一端面?zhèn)?，與所述電路元件電連接；

柱狀電極，從與所述第一端面正交的方向觀察，柱狀電極在第一方向上與所述第一引出電極分離配置，以從所述第一端面至所述上表面使局部暴露的方式埋入所述胚體；以及

第一導(dǎo)通孔導(dǎo)體，其將所述第一引出電極和所述柱狀電極連接起來，

就從與所述第一端面正交的方向觀察下在沿與所述第一方向正交的第二方向的所述第一端面上的暴露寬度而言，所述第一導(dǎo)通孔導(dǎo)體的所述暴露寬度小于所述柱狀電極的所述暴露寬度。

這里，“第一導(dǎo)通孔導(dǎo)體的暴露寬度小于柱狀電極的暴露寬度”包括“第一導(dǎo)通孔導(dǎo)體的暴露寬度為0”。即，包括第一導(dǎo)通孔導(dǎo)體未從第一端面暴露的狀態(tài)。

采用作為本發(fā)明的一個方式的電子部件，第一導(dǎo)通孔導(dǎo)體連接第一引出電極和柱狀電極，第一導(dǎo)通孔導(dǎo)體的暴露寬度小于柱狀電極的暴露寬度，因此，同柱狀電極不經(jīng)由第一導(dǎo)通孔導(dǎo)體而與第一引出電極直接連接的情況相比，能夠減小柱狀電極在胚體的第一端面上的面積。由此，在電子部件的制造工序中，在胚體的第一端面(切割面)進(jìn)行割切時，能夠減小柱狀電極在胚體的第一端面?zhèn)鹊捏w積，能夠減小切削電子部件的負(fù)荷。

另外，在電子部件的一個實施方式中，若將所述第一導(dǎo)通孔導(dǎo)體的與所述第一引出電極接觸的面積設(shè)為S，將所述柱狀電極的所述暴露寬度設(shè)為W，則S/W滿足12.7μm以上。