[發(fā)明專利]一種陣列基板行驅(qū)動(dòng)單元、電路以及液晶顯示面板

在審

• 申請(qǐng)?zhí)枺?/td>: 201810203482.9
• 申請(qǐng)日: 2018-03-13
• 公開（公告）號(hào): CN108492789A
• 公開（公告）日: 2018-09-04
• 發(fā)明（設(shè)計(jì)）人: 陳仁祿;曾勉
• 申請(qǐng)（專利權(quán)）人: 深圳市華星光電半導(dǎo)體顯示技術(shù)有限公司
• 主分類號(hào): G09G3/36
• 分類號(hào): G09G3/36;G09G3/20
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 郝傳鑫;熊永強(qiáng)

1.一種陣列基板行驅(qū)動(dòng)單元，其特征在于，包括上拉控制模塊、上拉模塊、下拉維持模塊、下拉模塊、信號(hào)下傳模塊以及自舉模塊；

所述上拉控制模塊的輸出端、所述上拉模塊的控制端、所述下拉維持模塊的第一端、所述下拉模塊的第一端、所述信號(hào)下傳模塊的控制端與所述自舉模塊的第一端連接于柵極信號(hào)點(diǎn)，所述下拉維持模塊的第二端、所述下拉模塊的第二端、所述自舉模塊的第二端以及所述上拉模塊的輸出端與水平掃描線連接，所述下拉維持模塊的第三端以及所述下拉模塊的第三端與第一電平信號(hào)線連接，所述下拉維持模塊的第四端以及所述下拉模塊的第四端與第二電平信號(hào)線連接，所述上拉模塊的輸入端以及所述信號(hào)下傳模塊的輸入端與時(shí)鐘信號(hào)線連接；所述下拉模塊的控制端連接至下一級(jí)陣列基板行驅(qū)動(dòng)單元；

所述第一電平信號(hào)線的電壓小于所述第二電平信號(hào)線的電壓；

所述上拉控制模塊用于對(duì)所述柵極信號(hào)點(diǎn)預(yù)充電，所述自舉模塊用于存儲(chǔ)并維持所述柵極信號(hào)點(diǎn)的電平，在所述柵極信號(hào)點(diǎn)處于導(dǎo)通電平的情況下，所述上拉模塊將所述時(shí)鐘信號(hào)線的信號(hào)輸出到所述水平掃描線；在所述下拉模塊的控制端接收到的控制信號(hào)為導(dǎo)通電平的情況下，所述下拉模塊將所述第二電平信號(hào)線的信號(hào)輸出到所述水平掃描線，以及將所述第一電平信號(hào)線的信號(hào)輸出到所述柵極信號(hào)點(diǎn)，所述第一電平信號(hào)線的信號(hào)控制所述下拉維持模塊的第二端輸出所述第二電平信號(hào)線的信號(hào)到所述水平掃描線。

2.根據(jù)權(quán)利要求1所述的陣列基板行驅(qū)動(dòng)單元，其特征在于，所述下拉模塊包括第一晶體管與第二晶體管；

所述第一晶體管的漏極與所述柵極信號(hào)點(diǎn)連接，所述第二晶體管的漏極與所述水平掃描線連接，所述第一晶體管的源極與所述第一電平線信號(hào)線連接，所述第二晶體管的源極與所述第二電平線信號(hào)線連接；

在所述第一晶體管的柵極處于導(dǎo)通電平的情況下，所述第一晶體管的源極將所述第一電平信號(hào)線的信號(hào)輸入到所述第一晶體管的漏極；在所述第二晶體管的柵極處于導(dǎo)通電平的情況下，所述第二晶體管的源極將所述第二電平信號(hào)線的信號(hào)輸入到所述第二晶體管的漏極。

3.根據(jù)權(quán)利要求2所述的陣列基板行驅(qū)動(dòng)單元，其特征在于，所述下拉維持模塊包括反相單元、第四晶體管以及第五晶體管；

所述反相單元的控制端與所述柵極信號(hào)點(diǎn)連接，所述反相單元的輸出端與所述第四晶體管的柵極以及所述第五晶體管的柵極連接；所述第四晶體管的漏極與所述水平掃描線連接，所述第四晶體管的源極連接所述第二低電壓信號(hào)線，所述第五晶體管的漏極與所述柵極信號(hào)點(diǎn)連接，所述第五晶體管的源極連接所述第一低電壓信號(hào)線；

在所述反相單元的控制端處于低電平的情況下，所述反相單元的輸出端向所述第四晶體管的柵極以及所述第五晶體管的柵極輸出導(dǎo)通電平，所述第二電平信號(hào)線的信號(hào)從所述第四晶體管的源極輸出到所述四晶體管的漏極，所述第一電平信號(hào)線的信號(hào)從所述第五晶體管的源極傳輸出到所述五晶體管的漏極。

4.根據(jù)權(quán)利要求2所述的陣列基板行驅(qū)動(dòng)單元，其特征在于，所述反相單元包括：

第六晶體管與第七晶體管；

所述第六晶體管的柵極和漏極均連接導(dǎo)通電平信號(hào)，所述第六晶體管的源極與所述第七晶體管的漏極連接所述反相單元的輸出端，所述第七晶體管的柵極連接所述上拉控制模塊的輸出端。

5.根據(jù)權(quán)利要求3所述的陣列基板行驅(qū)動(dòng)單元，其特征在于，所述第一晶體管的溝道寬度小于1000微米。

6.根據(jù)權(quán)利要求4所述的陣列基板行驅(qū)動(dòng)單元，其特征在于，所述上拉模塊包括第三晶體管；

所述第三晶體管的柵極與所述柵極信號(hào)點(diǎn)連接，所述第三晶體管的漏極與所述時(shí)鐘信號(hào)線連接，所述第三晶體管的源極與所述水平掃描線連接；所述第三晶體管的溝道寬度大于7000微米；

在所述第三晶體管的柵極處于導(dǎo)通電平的情況下，控制所述第三晶體管的漏極將所述時(shí)鐘信號(hào)線的信號(hào)輸入到所述第三晶體管的源極。

7.根據(jù)權(quán)利要求5所述的陣列基板行驅(qū)動(dòng)單元，其特征在于，所述第一電平信號(hào)線的電壓比所述第二電平信號(hào)線的電壓低2至7伏特。