[發明專利]時鐘校準電路及校準方法

有效

• 申請號: 201810203256.0
• 申請日: 2018-03-13
• 公開（公告）號: CN110277980B
• 公開（公告）日: 2022-11-22
• 發明（設計）人: 范習安
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H03K3/017
• 分類號: H03K3/017;H03K5/135
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 張臻賢;李夠生

本發明涉及一種時鐘校準電路及校準方法，電路包括多個處理電路，用于接收和處理同一時鐘信號；工藝角檢測電路，用于檢測器件的偏差類型；多路選擇器，具有多個輸入端和一個輸出端，多路選擇器的各輸入端分別接收一個處理電路的處理結果，多路選擇器用于根據工藝角檢測電路檢測到的器件的偏差類型，通過輸出端選擇性地輸出一個輸入端接收到的處理結果。校準方法包括工藝角檢測電路根據器件輸出的時鐘信號的波形判斷器件的偏差類型；多路選擇器根據檢測到的器件的偏差類型，通過輸出端選擇性地輸出一個輸入端接收到的處理結果。本發明的校準電路能夠給電路系統提供更加穩定可靠的時鐘信號。

技術領域

本發明涉及半導體技術領域，特別涉及時鐘校準電路及校準方法。

背景技術

工藝偏差指實際制造的器件參數與設計參數的偏差。例如MOS管器件的工藝偏差。通常提供的MOS晶體管的性能范圍只適用于數字電路并以工藝角模型的形式給出(如圖1所示)。例如，把NMOS和PMOS晶體管的速度波動范圍限制在由FF(即PMOS晶體管開關速度fast、NMOS晶體管開關速度fast)、FS(即PMOS晶體管開關速度fast、NMOS晶體管開關速度slow)、SF(即PMOS晶體管開關速度slow、NMOS晶體管開關速度fast)、SS(即PMOS晶體管開關速度slow、NMOS晶體管開關速度slow)四個工藝角偏差類型所確定的矩形內，矩形內部區域表示可接受的晶片。前期電路仿真過程中的器件類型應涵蓋到SS-FF，包含FS-SF的情形，并能保證此情形下的電路能正常工作。但實際芯片的制造過程中，由于制程工藝的影響，可能出現仿真情形下FF/TT/SS corner的器件可以正常工作SF/FS的角(corner)全不能工作的情形，上述情況下的一個周期內時鐘信號(CLK)高電平寬度損失，占空比減小，時鐘變差，設計電路與實際電路的采樣寬度不一致，從而給系統的穩定性和可靠性帶來隱患，使得實際電路不能很好的工作。

在背景技術中公開的上述信息僅用于加強對本發明的背景的理解，因此其可能包含沒有形成為本領域普通技術人員所知曉的現有技術的信息。

發明內容

有鑒于此，本發明實施例提供一種時鐘校準電路及校準方法，以解決或緩解現有技術中存在的技術問題，至少提供一種有益的選擇。

本發明實施例的技術方案是這樣實現的：

根據本發明的一個實施例，提供一種時鐘校準電路，包括：

多個處理電路，用于接收同一時鐘信號，并對接收到的所述時鐘信號進行不同的處理；

工藝角檢測電路，用于檢測器件的偏差類型；以及

多路選擇器，具有多個輸入端和一個輸出端，所述多路選擇器的各所述輸入端分別接收一個所述處理電路的處理結果，所述多路選擇器用于根據所述工藝角檢測電路檢測到的所述器件的所述偏差類型，通過所述輸出端選擇性地輸出一個所述輸入端接收到的所述處理結果。

在一些實施例中，還包括接收器，用于對所述器件輸出的所述時鐘信號進行放大，并將放大的所述時鐘信號提供給每個所述處理電路。

在一些實施例中，還包括熔斷電路，所述熔斷電路與各所述處理電路的輸入端連接，所述熔斷電路用于根據所述工藝角檢測電路檢測到的所述器件的所述偏差類型，選擇性地使多個所述處理電路中的一個工作，并斷開其余所述處理電路。

在一些實施例中，所述處理電路包括：

第一矯正電路，用于對第一偏差類型的所述器件輸出的所述時鐘信號進行整形處理；

第二矯正電路，用于對第二偏差類型的所述器件輸出的所述時鐘信號進行整形處理；以及

傳輸電路，用于將第三偏差類型的所述器件輸出的所述時鐘信號傳輸給所述多路選擇器的所述輸入端。