[發明專利]半導體器件及用于制造其的方法

有效

• 申請號: 201810192341.1
• 申請日: 2018-03-08
• 公開（公告）號: CN108573925B
• 公開（公告）日: 2023-08-15
• 發明（設計）人: 梁正吉;宋昇珉;金成玟;樸雨錫;裴金鐘;裴東一
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L21/336;H01L29/78
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 潘軍

提供了一種制造半導體器件的方法。形成包括一個或多個犧牲層和堆疊在襯底上的一個或多個半導體層的堆疊結構。在所述堆疊結構上形成包括虛設柵極和虛設間隔件的虛設柵極結構。使用虛設柵極結構蝕刻堆疊結構以形成第一凹部。蝕刻一個或多個犧牲層。去除虛設間隔件。間隔件膜形成在所述虛設柵極、所述一個或多個半導體層和所述一個或多個犧牲層上。使用虛設柵極和間隔件膜來蝕刻半導體層和間隔件膜以形成第二凹部。形成形成在虛設柵極上的外部間隔件和形成在一個或多個犧牲層上的內部間隔件。在所述第二凹部中形成源極/漏極區。

相關申請的交叉引用

本申請基于35U.S.C.§119要求2017年3月10日在韓國知識產權局遞交的韓國專利申請No.10-2017-0030355的優先權，其全部公開內容通過引用合并于此。

技術領域

本發明構思的示例性實施例涉及一種半導體器件及用于制造其的方法。

背景技術

作為提高半導體器件密度的努力之一，可以在襯底上形成具有帶有鰭或納米線形狀的硅體的多柵極晶體管，并且可以在硅體的表面上形成柵極。

多柵極晶體管可以利用三維溝道。多柵極晶體管可以具有增加的電流控制能力。多柵極晶體管可以通過控制三維溝道的尺寸來抑制短溝道效應(SCE)。

發明內容

根據本發明構思的示例性實施例，用于制造半導體器件的方法包括形成包括一個或多個犧牲層和一個或多個半導體層的堆疊結構。所述一個或多個犧牲層中的每個犧牲層和所述一個或多個半導體層中的每個半導體層交替堆疊在襯底上。所述方法還包括：在所述堆疊結構上形成包括虛設柵極和虛設間隔件的虛設柵極結構；使用所述虛設柵極結構作為第一掩模來蝕刻所述堆疊結構以形成第一凹部并暴露所述一個或多個犧牲層。所述方法還包括：蝕刻由所述第一凹部暴露的所述一個或多個犧牲層的一部分；去除所述虛設間隔件；在所述虛設柵極、所述一個或多個半導體層和所述一個或多個犧牲層上形成間隔件膜。所述方法還包括：使用在所述虛設柵極的側壁上形成的所述虛設柵極和所述間隔件膜作為第二掩模，蝕刻所述一個或多個半導體層中的半導體層的一部分以及所述間隔件膜的一部分以形成第二凹部。所述方法還包括：在虛設柵極的側壁上形成外部間隔件，在一個或多個犧牲層的側壁上形成內部間隔件。所述方法還包括：在所述第二凹部中形成源極/漏極區。

根據本發明構思的示例性實施例，用于制造半導體器件的方法包括提供包括第一區域和第二區域的襯底。所述方法還包括：形成第一堆疊結構和第二堆疊結構，所述第一堆疊結構包括交替堆疊在所述第一區域上的第一犧牲層和第一半導體層，所述第二堆疊結構包括交替堆疊在所述第二區域上的第二犧牲層和第二半導體層。所述方法還包括：在所述第一堆疊結構上形成第一虛設柵極，以及在所述第二堆疊結構上形成第二虛設柵極。所述方法還包括：在所述第二區域的所述第二堆疊結構和所述第二虛設柵極上形成第二保護層；在所述第一堆疊結構和所述第一虛設柵極的上表面上形成第一虛沒間隔件膜。所述方法還包括：蝕刻所述第一虛設間隔件膜以在第一虛設柵極的側壁上形成第一虛設間隔件；使用第一虛設柵極和所述第一虛設間隔件作為第一掩模來蝕刻第一堆疊結構以形成第一凹部，以及蝕刻由所述第一凹部暴露的所述第一犧牲層的一部分。所述方法還包括：去除所述第一虛設間隔件。所述方法還包括：在所述第一虛設柵極、所述第一半導體層和所述第一犧牲層上形成第一間隔件膜。所述方法還包括：使用形成在所述第一虛設柵極的所述側壁上的所述第一虛設柵極和所述第一間隔件膜作為第二掩模來蝕刻所述第一半導體層的一部分和所述第一間隔件膜的一部分以形成第二凹部，從而形成在所述第一虛設柵極的所述側壁上形成的第一外部間隔件以及在所述第一犧牲層的側壁上形成的第一內部間隔件。所述方法還包括：在所述第二凹部中形成第一源極/漏極區；去除所述第二保護層；以及在所述第一區域的所述第一源極/漏極區、所述第一虛設柵極和所述第一外部間隔件上形成第一保護層。