[發明專利]半導體器件及用于制造其的方法

有效

• 申請號: 201810192341.1
• 申請日: 2018-03-08
• 公開（公告）號: CN108573925B
• 公開（公告）日: 2023-08-15
• 發明（設計）人: 梁正吉;宋昇珉;金成玟;樸雨錫;裴金鐘;裴東一
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L21/336;H01L29/78
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 潘軍

1.一種用于制造半導體器件的方法，所述方法包括：

形成包括一個或多個犧牲層和一個或多個半導體層的堆疊結構，其中所述一個或多個犧牲層中的每個犧牲層和所述一個或多個半導體層中的每個半導體層交替堆疊在襯底上；

在所述堆疊結構上形成包括虛設柵極和虛設間隔件的虛設柵極結構；

使用所述虛設柵極結構作為第一掩模來蝕刻所述堆疊結構以形成第一凹部并暴露所述一個或多個犧牲層，其中形成所述第一凹部包括使用所述虛設柵極結構作為所述第一掩模來蝕刻所述襯底的一部分；

蝕刻由所述第一凹部暴露的所述一個或多個犧牲層的一部分；

去除所述虛設間隔件；

在所述虛設柵極、所述一個或多個半導體層和所述一個或多個犧牲層上形成間隔件膜；

使用所述虛設柵極和在所述虛設柵極的側壁上形成的所述間隔件膜作為第二掩模，蝕刻所述一個或多個半導體層中的半導體層的一部分以及所述間隔件膜的一部分以形成第二凹部；

在虛設柵極的側壁上形成外部間隔件，在一個或多個犧牲層的側壁上形成內部間隔件；以及

在所述第二凹部中形成源極/漏極區。

2.根據權利要求1所述的方法，其中形成所述虛設柵極結構包括：

在所述堆疊結構上形成所述虛設柵極；

在所述堆疊結構和所述虛設柵極的上表面上共形地形成絕緣膜；

在所述絕緣膜上共形地沉積虛設間隔件膜；以及

去除所述虛設間隔件膜的一部分，以在虛設柵極的側壁上形成所述虛設間隔件。

3.根據權利要求1所述的方法，其中由所述第二凹部形成的所述內部間隔件的側壁與由所述第二凹部形成的所述一個或多個半導體層的側壁彼此對齊。

4.根據權利要求1所述的方法，其中形成所述內部間隔件包括在所述襯底和所述第二凹部之間形成所述內部間隔件，其中所述第二凹部形成在所述內部間隔件上。

5.根據權利要求1所述的方法，其中形成所述第一凹部包括使用所述虛設柵極結構作為所述第一掩模來蝕刻所述襯底的一部分。

6.根據權利要求1所述的方法，其中所述外部間隔件包括與所述內部間隔件相同的材料。

7.根據權利要求6所述的方法，其中所述外部間隔件和所述內部間隔件包括碳氧氮化硅SiOCN。

8.根據權利要求1所述的方法，其中所述虛設間隔件的厚度形成為大于所述外部間隔件的厚度。

9.根據權利要求1所述的方法，其中所述內部間隔件的介電常數k小于5。