[發明專利]一種形成半導體器件的方法

有效

• 申請號: 201810191726.6
• 申請日: 2018-03-08
• 公開（公告）號: CN109585305B
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 劉相瑋;吳佳典;朱韋臻
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種方法，包括在目標層上方形成硬掩模；對硬掩模的第一部分實施處理以形成處理部分，未處理的硬掩模的第二部分作為未處理部分。方法還包括對硬掩模的處理部分和未處理部分進行蝕刻，其中，未處理部分由于蝕刻被去除，并且處理部分在蝕刻之后保留。蝕刻位于硬掩模下方的層，其中，硬掩模的處理部分在蝕刻中用作蝕刻掩模的一部分。本發明實施例涉及一種形成半導體器件的方法。

技術領域

本發明實施例涉及一種形成半導體器件的方法。

背景技術

雙重圖案化是一種發展為用于光刻以增加部件密度的技術。通常，為了在晶圓上形成集成電路的部件而使用光刻技術，該光刻技術包括應用光刻膠，并在光刻膠上限定部件。首先在光刻掩模中限定圖案化的光刻膠中的部件，并且通過光刻掩模中的透明部分或不透明部分實施。然后將圖案化的光刻膠中的部件轉印至制造的部件。

隨著集成電路持續地按比例縮小，光學鄰近效應將帶來越來越大的問題。當兩個分隔開的部件彼此太接近時，光學鄰近效應可能引起部件彼此之間的短路。為解決這一問題，引入雙重圖案化技術。在雙重圖案化技術中，位置鄰近的部件被分隔成同一雙重圖案化掩模組的兩個光刻掩模，兩個掩模均用于曝光同一光刻膠，或用于圖案化同一硬掩模。在每個掩模中，部件之間的距離比其他單個掩模中部件之間的距離大，因此，在雙重圖案化掩模中減小了光學鄰近效應，或基本上消除了光學鄰近效應。

然而，雙重圖案化也具有缺陷。例如，當兩個部件在縱向方向上與同一直線對準，且部件的線端彼此相對時，由于鄰近效應和重疊變化，難以控制線端間隔的均勻性。也難以控制部件的線間隔和線寬，尤其是存在靠近這兩個部件的其他部件時。

發明內容

根據本發明的一些實施例，提供了一種形成半導體器件的方法，包括：在目標層上方形成第一硬掩模；對所述第一硬掩模的第一部分實施處理以形成處理部分，所述第一硬掩模的未被處理的第二部分作為未處理部分；對所述第一硬掩模的所述處理部分和所述未處理部分進行蝕刻，其中，所述未處理部分由于蝕刻被去除，并且所述處理部分在蝕刻之后保留；以及蝕刻位于所述第一硬掩模下方的層，其中，所述第一硬掩模的所述處理部分在蝕刻中用作蝕刻掩模的一部分。

根據本發明的另一些實施例，還提供了一種形成半導體器件的方法，包括：形成第一硬掩模；在所述第一硬掩模上方形成第二硬掩模；圖案化所述第二硬掩模以在所述第二硬掩模中形成第一開口；修改所述第二硬掩模的第一部分以具有與所述第二硬掩模的第二部分不同的性質；在所述第二硬掩模的所述第一部分的側壁上形成間隔件；去除所述第二硬掩模的所述第二部分，在所述去除之后，保留所述第二硬掩模的所述第一部分；以及將所述第二硬掩模的所述第一部分和所述間隔件的圖案轉印到下層中。

根據本發明的又一些實施例，還提供了一種形成半導體器件的方法，包括：在硬掩模中形成第一開口、第二開口、第三開口和第四開口；在所述第一開口與所述第二開口之間形成覆蓋所述硬掩模的第一部分的處理掩模，其中，所述第三開口與所述第四開口之間的所述硬掩模的第二部分通過所述處理掩模中的開口暴露；對所述硬掩模的所述第二部分實施處理；去除所述處理掩模；將所述處理掩模的所述第一部分和所述第二部分暴露于蝕刻劑，其中，所述第一部分被所述蝕刻劑蝕刻，并且至少所述第二部分的底部保留；在所述第一開口、所述第二開口、所述第三開口和所述第四開口中形成間隔件；以及使用所述間隔件和所述硬掩模的所述第二部分作為蝕刻掩模來蝕刻下面的層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可以最佳理解本發明的各個方面。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚地討論，各個部件的尺寸可以任意地增加或減少。

圖1至圖11A和圖11B是根據一些實施例的形成金屬線的中間階段的截面圖和頂視圖。

圖12示出了根據一些實施例的用于形成金屬線的工藝流程。

圖13A和圖13B至圖22A，圖22B和圖22C是根據一些實施例的形成金屬線的中間階段的截面圖和頂視圖。