[發明專利]一種形成半導體器件的方法

有效

• 申請號: 201810191726.6
• 申請日: 2018-03-08
• 公開（公告）號: CN109585305B
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 劉相瑋;吳佳典;朱韋臻
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成半導體器件的方法，包括：

在目標層上方形成第一硬掩模；

形成包括開口的處理掩模；

對所述第一硬掩模的第一部分實施處理以形成處理部分，所述第一硬掩模的未被處理的第二部分作為未處理部分，其中，在所述處理過程中，所述第一硬掩模的所述第一部分通過所述處理掩模的所述開口暴露，所述第一硬掩模的所述第二部分被所述處理掩模覆蓋；

在所述第一硬掩模的所述處理部分和所述所述未處理部分的側壁上形成間隔件；

對所述第一硬掩模的所述處理部分和所述未處理部分進行蝕刻，其中，所述未處理部分由于蝕刻被去除，并且所述處理部分在蝕刻之后保留；以及

蝕刻位于所述第一硬掩模下方的層，其中，所述第一硬掩模的所述處理部分和所述間隔件的組合在蝕刻中用作蝕刻掩模。

2.根據權利要求1所述的方法，還包括：在所述處理之后，去除所述處理掩模。

3.根據權利要求1所述的方法，所述處理包括等離子體處理。

4.根據權利要求1所述的方法，所述處理包括注入。

5.根據權利要求1所述的方法，還包括在所述處理之后實施烘烤步驟。

6.根據權利要求1所述的方法，其中，蝕刻所述第一硬掩模下方的層包括：

使用所述第一硬掩模的所述處理部分和所述間隔件的組合作為所述蝕刻掩模來蝕刻第二硬掩模；以及

蝕刻所述第二硬掩模下方的介電層以形成溝槽。

7.根據權利要求1所述的方法，還包括將導電材料填充到通過蝕刻所述層而形成的溝槽中，以形成導電線。

8.一種形成半導體器件的方法，包括：

形成第一硬掩模；

在所述第一硬掩模上方形成第二硬掩模；

圖案化所述第二硬掩模以在所述第二硬掩模中形成第一開口；

修改所述第二硬掩模的第一部分以具有與所述第二硬掩模的第二部分不同的性質，其中，修改所述第二硬掩模的所述第一部分包括：

形成其中具有第二開口的處理掩模，其中，所述第二硬掩模的所述第一部分通過所述第二開口暴露；和

實施處理以修改所述第二硬掩模的所述第一部分；

在所述第二硬掩模的所述第一部分的側壁上形成間隔件；

去除所述第二硬掩模的所述第二部分，在所述去除之后，保留所述第二硬掩模的所述第一部分；以及

將所述第二硬掩模的所述第一部分和所述間隔件的圖案轉印到下層中。

9.根據權利要求8所述的方法，其中，在去除所述第二硬掩模的所述第二部分期間，所述第二硬掩模的所述第一部分受到用于蝕刻所述第二部分的同一蝕刻劑的蝕刻。

10.根據權利要求8所述的方法，其中，轉印所述圖案包括：

使用所述第二硬掩模的所述第一部分和所述間隔件的組合作為蝕刻掩模來蝕刻所述第一硬掩模；

蝕刻所述第一硬掩模下面的介電層以形成溝槽；以及

填充所述溝槽形成金屬線。

11.根據權利要求8所述的方法，其中，形成所述間隔件包括：

形成延伸至所述第一開口內的毯式間隔層；以及

去除所述毯式間隔層的水平部分，所述毯式間隔層的垂直部分的一部分作為所述間隔件。

12.根據權利要求11所述的方法，其中，所述間隔件形成圍繞所述第一開口的中間部分的環。

13.根據權利要求8所述的方法，其中，在所述處理之后，去除所述處理掩模。

14.根據權利要求8所述的方法，其中，所述處理包括使用氧或硼作為注入物質的注入。