[發明專利]半導體元件及其制作方法

有效

• 申請號: 201810189345.4
• 申請日: 2018-03-08
• 公開（公告）號: CN110246841B
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 徐偉倫;施泓林;黃哲弘;徐秉誠;王序揚
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體元件及其制作方法，該制作半導體元件的方法包括，其主要先形成一半導體層于基底上，然后去除部分半導體層以及部分基底以形成一凹槽，接著形成一襯墊層于凹槽內，去除部分襯墊層以形成一間隙壁于凹槽兩側，再形成一位線結構于凹槽內。

技術領域

本發明涉及一種制作半導體元件的方法，尤其是涉及一種制作動態隨機存取存儲器(Dynamic Random Access Memory,DRAM)元件的位線結構的方法。

背景技術

隨著各種電子產品朝小型化發展的趨勢，動態隨機存取存儲器(DRAM)單元的設計也必須符合高集成度及高密度的要求。對于一具備凹入式柵極結構的DRAM單元而言，由于其可以在相同的半導體基底內獲得更長的載流子通道長度，以減少電容結構的漏電情形產生，因此在目前主流發展趨勢下，其已逐漸取代僅具備平面柵極結構的DRAM單元。

一般來說，具備凹入式柵極結構的DRAM單元會包含一晶體管元件與一電荷貯存裝置，以接收來自于位線及字符線的電壓信號。然而，受限于制作工藝技術之故，現有具備凹入式柵極結構的DRAM單元仍存在有許多缺陷，還待進一步改良并有效提升相關存儲器元件的效能及可靠度。

發明內容

本發明一實施例公開一種制作半導體元件的方法，其主要先形成一半導體層于基底上，然后去除部分半導體層以及部分基底以形成一凹槽，接著形成一襯墊層于凹槽內，去除部分襯墊層以形成一間隙壁于凹槽兩側，再形成一位線結構于凹槽內。

本發明另一實施例公開一種半導體元件，其主要包含一位線結構設于一基底上以及一間隙壁環繞位線結構，其中間隙壁上表面切齊或低于基底上表面。此外半導體元件又包含一淺溝隔離設于基底內，其中間隙壁被淺溝隔離所環繞，且間隙壁上表面切齊或低于淺溝隔離上表面。另外位線結構又細部包含一導電層設于基底內、一金屬層于導電層上以及一掩模層于金屬層上，其中導電層下表面低于基底上表面，且間隙壁設于導電層以及淺溝隔離之間。

附圖說明

圖1為本發明一實施例的動態隨機存取存儲器元件的上視圖；

圖2至圖6為圖1中沿著切線A-A’方向制作動態隨機存取存儲器元件的位線結構的方法示意圖。

主要元件符號說明

10 動態隨機存取存儲器元件 12 位線結構

14 字符線 16 基底

18 主動區 20 存儲單元區

22 柵極 24 淺溝絕緣

26 位線結構 28 位線結構

30 絕緣層 32 半導體層

34 凹槽 36 氧化硅層

38 氮化硅層 40 氧化硅層

42 襯墊層 44 間隙壁

46 間隙壁 48 間隙壁

50 導電層 52 金屬層

54 掩模層 56 鈦層

58 氮化鈦層 60 硅化鎢層