[發明專利]半導體元件及其制作方法

有效

• 申請號: 201810189345.4
• 申請日: 2018-03-08
• 公開（公告）號: CN110246841B
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 徐偉倫;施泓林;黃哲弘;徐秉誠;王序揚
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種制作半導體元件的方法，其特征在于，包含：

形成一絕緣層與一半導體層于一基底上，該絕緣層位于該半導體層與該基底之間；

形成一淺溝隔離于該基底內，其中在形成該半導體層之前形成該絕緣層于該淺溝隔離以及該基底上；

去除部分該半導體層、部分該絕緣層以及部分該基底以形成一凹槽；

形成一襯墊層于該凹槽內；

去除部分該襯墊層以形成一間隙壁于該凹槽兩側；以及

形成一位線結構于該凹槽內,

其中該間隙壁上表面低于該半導體層上表面，且該間隙壁上表面與該絕緣層的上表面切齊。

2.如權利要求1所述的方法，另包含：

在形成該間隙壁之后形成一導電層于該凹槽內；

形成一金屬層于該導電層上；

形成一掩模層于該金屬層上；以及

圖案化該掩模層、該金屬層以及該導電層以形成該位線結構。

3.如權利要求2所述的方法，另包含：

形成該導電層于該凹槽內；以及

去除部分該導電層使該導電層上表面切齊該半導體層上表面。

4.如權利要求1所述的方法，另包含：

形成該半導體層于該淺溝隔離以及該基底上；以及

形成該凹槽于該基底內，其中該淺溝隔離環繞該凹槽。

5.如權利要求1所述的方法，其中該半導體層包含一非晶硅層。

6.如權利要求1所述的方法，其中該間隙壁包含氮化硅。

7.如權利要求1所述的方法，其中該間隙壁包含氧化硅。

8.一種半導體元件，其特征在于，包含：

位線結構，設于一基底上，其中該位線結構包含設于該基底內的導電層、在該導電層上的金屬層、以及在該金屬層上的掩模層，其中該導電層下表面低于該基底上表面；

間隙壁，環繞該位線結構；

絕緣層，位于該基底上；

半導體層，位于該絕緣層上；以及

淺溝隔離，設于該基底內，

其中該間隙壁上表面低于該半導體層上表面，且該間隙壁上表面與該絕緣層的上表面切齊。

9.如權利要求8所述的半導體元件，其中該間隙壁被該淺溝隔離所環繞。

10.如權利要求8所述的半導體元件，其中該間隙壁設于該導電層以及該淺溝隔離之間。

11.如權利要求8所述的半導體元件，其中該間隙壁包含氮化硅。

12.如權利要求8所述的半導體元件，其中該間隙壁包含氧化硅。