[發(fā)明專利]一種UART通信系統(tǒng)、方法、設(shè)備及計(jì)算機(jī)存儲(chǔ)介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 201810187615.8
• 申請(qǐng)日: 2018-03-07
• 公開(kāi)（公告）號(hào): CN108282186B
• 公開(kāi)（公告）日: 2019-02-22
• 發(fā)明（設(shè)計(jì)）人: 石愛(ài)國(guó);李曉;黃蘇芳;李婷;周揚(yáng)帆;付超;韓堅(jiān)炯
• 申請(qǐng)（專利權(quán)）人: 杭州先鋒電子技術(shù)股份有限公司
• 主分類號(hào): H04B1/40
• 分類號(hào): H04B1/40;G06F13/28
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

本發(fā)明公開(kāi)了一種UART通信系統(tǒng)，在現(xiàn)有的UART通信系統(tǒng)的基礎(chǔ)上，增加了直接與初始時(shí)鐘源連接的低速UART，由于低速UART直接與初始時(shí)鐘源連接，所以低速UART的工作時(shí)鐘頻率最低，相應(yīng)的，低速UART在工作時(shí)收發(fā)數(shù)據(jù)的頻率最低，收發(fā)數(shù)據(jù)時(shí)消耗的功率最低，使得本發(fā)明公開(kāi)的一種UART通信系統(tǒng)可以借助低速UART工作在低功耗環(huán)境下，與現(xiàn)有技術(shù)相比，可以在一定程度上降低UART通信系統(tǒng)的功耗。本發(fā)明公開(kāi)的一種UART通信方法、設(shè)備及計(jì)算機(jī)存儲(chǔ)介質(zhì)也解決了相應(yīng)的技術(shù)問(wèn)題。

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，更具體地說(shuō)，涉及一種UART通信系統(tǒng)、方法、設(shè)備及計(jì)算機(jī)存儲(chǔ)介質(zhì)。

背景技術(shù)

現(xiàn)有的UART(Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)傳輸器)系統(tǒng)中，每個(gè)UART通過(guò)APB(Advanced Peripheral Bus，外部總線) 與DMA(DirectMemory Access，直接內(nèi)存存取)連接，DMA通過(guò)AHB (Advanced High Performance Bus，高級(jí)高性能總線)與MCU(Microcontroller Unit，微控制單元)連接，MCU通過(guò)AHB總線與高速外設(shè)連接，這里所說(shuō)的高速外設(shè)包括GPIO(General Purpose Input Output，通用輸入/輸出)、SRAM (Static Random Access Memory，靜態(tài)隨機(jī)存取存儲(chǔ)器)、FLASH等；32KXTAL(32K外部晶振)的輸出端口與PLL倍頻模塊的輸入端連接，PLL倍頻模塊的輸出端與高速外設(shè)、DMA以及DIV整除模塊的輸入端連接，DIV整除模塊的輸出端與每一個(gè)UART連接。

然而，在應(yīng)用現(xiàn)有的UART系統(tǒng)的過(guò)程中，存在功耗消耗較大的問(wèn)題。

綜上所述，如何降低現(xiàn)有的UART系統(tǒng)的功耗是目前本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種UART通信系統(tǒng)，其能在一定程度上解決如何降低現(xiàn)有的UART系統(tǒng)的功耗的技術(shù)問(wèn)題。本發(fā)明還提供了一種UART通信方法、設(shè)備及計(jì)算機(jī)存儲(chǔ)介質(zhì)。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種UART通信系統(tǒng)，具有MCU、DMA、高速外設(shè)、AHB總線、APB 總線、第一預(yù)設(shè)數(shù)量的高速UART、初始時(shí)鐘源、PLL倍頻模塊、DIV整除模塊，包括第二預(yù)設(shè)數(shù)量的低速UART；

所述DMA的第一端通過(guò)所述AHB總線與所述MCU連接，所述DMA 的第二端通過(guò)所述APB總線與每一個(gè)所述高速UART、每一個(gè)所述低速UART 連接；所述高速外設(shè)通過(guò)所述AHB總線與MCU連接；

所述初始時(shí)鐘源的輸出端分別與所述PLL倍頻模塊的輸入端、每一個(gè)所述低速UART連接；所述PLL倍頻模塊的輸出端與所述高速外設(shè)、所述DMA、所述DIV整除模塊的輸入端連接；所述DIV整除模塊的輸出端與每一個(gè)所述高速UART連接；

其中，所述高速UART的工作時(shí)鐘頻率高于所述低速UART的工作時(shí)鐘頻率。

優(yōu)選的，還包括第二預(yù)設(shè)數(shù)量的寄存器，每一個(gè)所述寄存器均有第一預(yù)設(shè)數(shù)量的接收引腳；

對(duì)于任一個(gè)所述寄存器，所述寄存器的第一預(yù)設(shè)數(shù)量的接收引腳分別與第一預(yù)設(shè)數(shù)量的高速UART的接收引腳一一對(duì)應(yīng)連接；所述寄存器的輸出引腳與自身對(duì)應(yīng)的所述低速UART的接收引腳連接。

優(yōu)選的，所述第一預(yù)設(shè)數(shù)量為四，所述第二預(yù)設(shè)數(shù)量為二。

優(yōu)選的，所述高速外設(shè)包括GPIO、SRAM、FLASH。

優(yōu)選的，所述初始時(shí)鐘源為32KHz時(shí)鐘源。

一種UART通信方法，應(yīng)用于如上任一所述的UART通信系統(tǒng)中，包括：