[發明專利]擺率增強運算跨導放大器在審
| 申請號： | 201810187431.1 | 申請日： | 2018-03-07 |
| 公開（公告）號： | CN108336981A | 公開（公告）日： | 2018-07-27 |
| 發明（設計）人： | 馬彪 | 申請（專利權）人： | 馬彪 |
| 主分類號： | H03F3/45 | 分類號： | H03F3/45 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 518000 廣東省深圳*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 運算跨導放大器 跨導放大器 增強運算 折疊式共源共柵結構 增強控制信號 輸入信號差 電流支路 驅動能力 信號頻域 比較器 輸出級 輸入級 雙向的 檢測 | ||
本發明公開了一種擺率增強運算跨導放大器，其主體部分采用折疊式共源共柵結構作為輸入級，采用CLASS AB結構作為輸出級，具有較強的驅動能力；在主體部分的基礎上，加入了兩個比較器用于檢測運算跨導放大器的兩個輸入信號差，以產生正負向擺率增強控制信號；加入了兩個電流支路用于增強雙向的擺率。本發明在不影響運算跨導放大器的小信號頻域特性的情況下，提高了運算跨導放大器的雙向擺率。
【技術領域】
本發明涉及集成電子電路領域中的運算放大器電路。
【背景技術】
運算放大器是模擬電路的最基本最重的部件。運算放大器的增益、單位增益帶寬、建立時間、擺率、線性度等是模擬電路至關重要的參數，其影響整個電路系統的性能，甚至功能。
基于運算放大器的電路系統速度受到運算放大器的單位增益帶寬、擺率的限制。運算放大器的建立時間由擺率和單位增益帶寬確定。運算放大器組成的閉環系統的階躍響應分為兩個階段。在第一個階段，由于正負輸入信號間差異大，已經遠遠超出了運算放大器所能處理的信號范圍，其內部電路已進入非線性工作狀態。在這個階段輸出電壓上升速率完全受擺率的限制，輸出以擺率為斜率線性上升。在數模混合系統中，運算放大器的閉環階躍響應的第一個階段遠比第二個階段重要。
根據運算跨導放大器的特點，擺率＝輸入對管的尾電流/補償電容。補償電容有系統穩定性決定，所以只有通過增大尾電流來提供擺率，增加了系統功耗。針對這一問題，Knausz和Bowman在《A Low Power, Scalable,DAC Architecture for Liquid CrystalDisplay Drivers》采用了一種壓擺率增強技術，Tabatabaei等在《A high slew-rateunity-gain low-voltage buffer with large active/quiescent current ratio》提出了雙向擺率增強方法。
【發明內容】
本發明旨在穩定地提高運算跨導放大器的雙向擺率。結合以上背景技術中提及的兩項技術，本發明設計了雙向擺率增強運算跨導放大器，如附圖1 所示。擺率增強運算跨導放大器的主體部分的第一級采用折疊式共源共柵放大器，適應于低電源電壓，具有較高的電壓增益；輸出級采用CLASS AB 共源輸出級，提供了較強的驅動能力，大的輸出擺幅，較好的輸出線性度。在以上所述主體部分的基礎上，加入了兩個比較器用于檢測運算放大器輸入信號的差，以產生擺率增強控制信號；加入了兩個電流支路用于增強雙向的擺率。其中，第一比較器CMP1的輸入對管MP11的寬長比大于MP12的寬長比。在MP11若Vin+-Vin->20mV，第一比較器CMP1輸出的正向擺率增強控制信號SR+變為高電平，正向擺率增強支路中的MN8導通，補充電流ISR+加快了 CLASS AB共源管柵極電壓降低，增強了Vout的正向擺率。若Vin+-Vin-<-20mV，第二比較器CMP2輸出的負向擺率增強控制信號SR-變為高電平，負向擺率增強支路中的MN6導通，補充電流ISR-通過電流鏡加快了CLASS AB共源管柵極電壓的升高，加快了Vout的降低，增強了Vout的負向擺率。若-20mV<Vin+-Vin-<20mV，兩個比較強輸出的兩個擺率增強控制信號均為低電平，兩個擺率增強支路 (MN8與MN6)均關斷，不會對主體部分產生影響。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于馬彪，未經馬彪許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810187431.1/2.html，轉載請聲明來源鉆瓜專利網。
