[發明專利]一種NOR閃存器件及其制備方法

有效

• 申請號: 201810186542.0
• 申請日: 2018-03-07
• 公開（公告）號: CN110335867B
• 公開（公告）日: 2021-07-02
• 發明（設計）人: 熊濤;劉釗;許毅勝;舒清明
• 申請（專利權）人: 上海格易電子有限公司;北京兆易創新科技股份有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明公開了一種NOR閃存器件及其制備方法，其中，NOR閃存器件，包括依次層疊的襯底、隧穿氧化層、浮柵層、介電層和控制柵層；至少一個貫穿控制柵層和介電層的浮柵過孔，浮柵過孔位于有源區，用于暴露出浮柵層，以引出浮柵電極；至少一個有源區阻擋結構，有源區阻擋結構設置于襯底和介電層之間，用于在對浮柵層的化學機械拋光工藝中，減少浮柵過孔暴露出的浮柵層的磨損。本發明的技術方案，通過增設有源區阻擋結構，可以有效的降低化學機械拋光工藝對其周圍浮柵層的拋光速率，增加其周圍浮柵層的厚度，可以避免由于浮柵層過薄而導致NOR閃存器件出現漏電或擊穿的現象，提高了NOR閃存器件的可靠性。

技術領域

本發明實施例涉及半導體器件技術，尤其涉及一種NOR閃存器件及其制備方法。

背景技術

對于90/65nm節點及以下的傳統工藝制作的浮柵(Floating Gate，FG)NOR閃存器件，為了增加高耐壓電容單位面積的電容，提高芯片面積的利用率，降低成本，會引入一種疊層的氧化物層-氮化物層-氧化物層(Oxide-Nitride-Oxide，ONO)電容應用于高壓電荷泵中。

圖1是現有技術中的一種ONO電容的俯視結構示意圖。圖2是圖1中沿A1-A2的剖面結構示意圖。參見圖1和圖2，該ONO電容自下而上由硅襯底10-隧穿氧化(Tunnel Oxide，TO)層20-FG層30-ONO層41-控制柵(Control Gate，CG)層50構成。由于浮柵層30一般是由化學機械拋光(Chemical Mechanical Polishing，CMP)工藝形成，當所需的高壓ONO電容面積較大時，CMP工藝會帶來嚴重的凹陷，導致ONO電容的FG層30厚度整體偏薄，特別是在電容靠近硅襯底10的中央附近特別薄，如果ONO電容的FG層30引出接觸電極60和金屬硅化物70也剛好在中央附近時，由于在金屬硅化物70的形成過程中總是不可避免地要消耗一定的FG層30，從而導致金屬硅化物70可能直接接觸或刺穿到下層的TO層20，進而使NOR閃存器件在高溫、高壓下容易產生漏電甚至擊穿，可靠性嚴重下降。

一般來說，為了緩解該問題，一方面可以把FG層30的引出接觸電極60和形成的金屬硅化物70從電容的有源區1中央處移到邊緣，這是因為形成FG層30的CMP的工藝特性會使有源區1邊緣處的FG層30厚一些；另一方面可以把大面積的電容分成很多的小塊電容并聯起來用，這樣也能增加FG層30的厚度。不過，前者雖然有所改善，但仍無本質提升；后者則需要浪費更多的芯片面積，與引入ONO電容的初衷相左。

發明內容

本發明提供一種NOR閃存器件及其制備方法，以實現提高NOR閃存器件可靠性的目的，解決因浮柵層過薄而導致NOR閃存器件漏電或擊穿的問題。

第一方面，本發明提供了一種NOR閃存器件，包括依次層疊的襯底、隧穿氧化層、浮柵層、介電層和控制柵層；

至少一個貫穿所述控制柵層和所述介電層的浮柵過孔，所述浮柵過孔位于有源區，用于暴露出所述浮柵層，以引出浮柵電極；

至少一個有源區阻擋結構，所述有源區阻擋結構設置于所述襯底和所述介電層之間，用于在對所述浮柵層的化學機械拋光工藝中，減少所述浮柵過孔暴露出的所述浮柵層的磨損。

可選的，所述襯底靠近所述隧穿氧化層一側的表面形成有至少一個淺溝槽，所述有源區阻擋結構的一部分填充于所述淺溝槽中，所述有源區阻擋結構對應所述介電層的部分與所述介電層相接觸。

可選的，所述有源區阻擋結構為連續或間斷的條形結構；

所述浮柵過孔的開口的長邊沿第一方向延伸，所述有源區阻擋結構的長邊沿第二方向延伸，所述第一方向與所述第二方向平行或相交。

可選的，所述第一方向與所述第二方向垂直，且對應所述有源區阻擋結構的區域與對應所述浮柵過孔的區域存在交疊。

可選的，對應所述有源區阻擋結構的區域與對應所述浮柵電極的區域無交疊。