[發明專利]半導體存儲器裝置及其操作方法

有效

• 申請號: 201810186416.5
• 申請日: 2018-03-07
• 公開（公告）號: CN109256167B
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 金世訓
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/30;G11C16/08
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

提供了一種半導體存儲器裝置及其操作方法。該半導體存儲器裝置可包括：存儲器單元，其包括多個存儲器塊；電壓供給電路，其被配置為在存儲器單元上的編程操作期間生成多個操作電壓并將所生成的操作電壓輸出到至少兩個全局線組；通過電路，其被配置為將存儲器塊的字線聯接到所述至少兩個全局線組；以及控制邏輯，其被配置為控制電壓供給電路和通過電路，使得在編程操作的編程驗證操作期間，編程驗證電壓被施加到存儲器塊中的選定存儲器塊，并且設定電壓被施加到未選存儲器塊當中的與所述選定存儲器塊共享的共享存儲器塊。

技術領域

本公開的各種實施方式涉及電子裝置。具體地講，本公開的示例性實施方式涉及半導體存儲器裝置及其操作方法。

背景技術

半導體廣泛用在電子裝置中。在許多類型的半導體當中，半導體存儲器裝置通常可分成易失性存儲器裝置和非易失性存儲器裝置。

非易失性存儲器裝置具有相對低的寫和讀速度，但是即使在電源關閉時也保持存儲在其中的數據。因此，當需要存儲無論供電如何均必須保持的數據時，使用非易失性存儲器裝置。

在非易失性存儲器裝置當中，閃存裝置具有數據可編程且可擦除的RAM的優點以及存儲在其中的數據即使在電源中斷時也可保持的ROM的優點二者。

閃存裝置可被分成在半導體基板上水平地形成串的二維半導體存儲器裝置以及在半導體基板上垂直地形成串的三維半導體存儲器裝置。

發明內容

本公開的各種實施方式涉及一種半導體存儲器裝置以及該半導體存儲器裝置的操作方法，其通過有效地去除留在與半導體存儲器裝置的選定存儲器塊共享塊解碼器的未選存儲器塊的溝道中的空穴而具有改進的電特性。

本公開的實施方式可提供一種半導體存儲器裝置，該半導體存儲器裝置包括：存儲器單元，其包括多個存儲器塊；電壓供給電路，其被配置為在存儲器單元上的編程操作期間生成多個操作電壓并將所生成的操作電壓輸出到至少兩個全局線組；通過電路，其被配置為將存儲器塊的字線聯接到所述至少兩個全局線組；以及控制邏輯，其被配置為控制電壓供給電路和通過電路，使得在編程操作的編程驗證操作期間，編程驗證電壓被施加到存儲器塊中的選定存儲器塊，并且設定電壓被施加到未選存儲器塊當中的與所述選定存儲器塊共享的共享存儲器塊。

本公開的實施方式可提供一種半導體存儲器裝置，該半導體存儲器裝置包括：存儲器單元，其包括多個存儲器塊；塊解碼器電路，其被配置為響應于解碼器控制信號和地址信號生成多個塊選擇信號；通過電路，其被配置為響應于塊選擇信號將第一全局字線組和第二全局字線組聯接到存儲器塊的字線；電壓供給電路，其被配置為生成操作電壓和設定電壓并將所述操作電壓和設定電壓輸出到第一全局字線組和第二全局字線組；以及控制邏輯，其被配置為控制電壓供給電路和塊解碼器電路，使得在編程驗證操作期間，操作電壓被施加到存儲器塊中的選定存儲器塊的字線，并且設定電壓被施加到未選存儲器塊當中的與所述選定存儲器塊共享的共享存儲器塊的字線。

本公開的實施方式可提供一種操作半導體存儲器裝置的方法，該方法包括以下步驟：提供存儲器單元，該存儲器單元包括彼此共享單個塊解碼器的至少兩個存儲器塊；將編程電壓施加到包括在存儲器單元中的選定存儲器塊；對所述選定存儲器塊執行編程驗證操作；以及在編程驗證操作期間將設定電壓施加到與所述選定存儲器塊共享的共享存儲器塊。

附圖說明

圖1是示出根據本公開的實施方式的半導體存儲器裝置的框圖。

圖2是示出圖1的存儲器單元的實施方式的框圖。

圖3是示出圖1的存儲器塊的電路圖。

圖4是示出圖1的控制邏輯的實施方式的框圖。

圖5是示出根據本公開的實施方式的半導體存儲器裝置的操作方法的流程圖。

圖6A和圖6B是示出根據本公開的第一實施方式的半導體存儲器裝置的編程驗證操作的流程圖和信號波形圖。