[發明專利]半導體存儲器裝置及其操作方法

有效

• 申請號: 201810186416.5
• 申請日: 2018-03-07
• 公開（公告）號: CN109256167B
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 金世訓
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/30;G11C16/08
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

1.一種半導體存儲器裝置，該半導體存儲器裝置包括：

存儲器單元，該存儲器單元包括多個存儲器塊；

電壓供給電路，該電壓供給電路被配置為在所述存儲器單元上的編程操作期間生成多個操作電壓并將所生成的操作電壓輸出到至少兩個全局線組；

通過電路，該通過電路被配置為將所述存儲器塊的字線聯接到所述至少兩個全局線組；以及

控制邏輯，該控制邏輯被配置為控制所述電壓供給電路和所述通過電路，使得在所述編程操作的編程驗證操作期間，編程驗證電壓被施加到所述存儲器塊中的選定存儲器塊，并且正設定電壓被施加到未選存儲器塊當中的與所述選定存儲器塊共享的共享存儲器塊。

2.根據權利要求1所述的半導體存儲器裝置，該半導體存儲器裝置還包括：

多個塊解碼器，所述多個塊解碼器被配置為分別生成多個塊選擇信號。

3.根據權利要求2所述的半導體存儲器裝置，其中，所述共享存儲器塊是與所述選定存儲器塊共享所述多個塊解碼器中的一個的存儲器塊。

4.根據權利要求1所述的半導體存儲器裝置，其中，在所述編程驗證操作期間，所述電壓供給電路將所述編程驗證電壓和通過電壓輸出到所述至少兩個全局線組中的第一全局線組，并將所述正設定電壓輸出到所述至少兩個全局線組中的第二全局線組。

5.根據權利要求4所述的半導體存儲器裝置，其中，所述通過電路將所述第一全局線組聯接到所述選定存儲器塊的字線，并將所述第二全局線組聯接到所述共享存儲器塊的字線。

6.根據權利要求1所述的半導體存儲器裝置，其中，所述控制邏輯控制所述電壓供給電路和所述通過電路，使得在所述編程驗證電壓被施加到所述選定存儲器塊之前所述正設定電壓被施加到所述共享存儲器塊。

7.根據權利要求1所述的半導體存儲器裝置，其中，所述控制邏輯控制所述電壓供給電路和所述通過電路，使得在所述編程驗證操作期間所述編程驗證電壓和均衡電壓被依次施加到所述選定存儲器塊。

8.根據權利要求7所述的半導體存儲器裝置，其中，所述控制邏輯控制所述電壓供給電路和所述通過電路，使得在所述均衡電壓被施加到所述選定存儲器塊的周期結束之后，所述正設定電壓被施加到所述共享存儲器塊。

9.根據權利要求7所述的半導體存儲器裝置，其中，所述控制邏輯控制所述電壓供給電路和所述通過電路，使得在所述均衡電壓被施加到所述選定存儲器塊的周期中所述正設定電壓被施加到所述共享存儲器塊。

10.根據權利要求7所述的半導體存儲器裝置，其中，所述控制邏輯控制所述電壓供給電路和所述通過電路，使得在所述編程驗證電壓和所述均衡電壓被施加到所述選定存儲器塊的周期中所述正設定電壓被施加到所述共享存儲器塊。

11.一種半導體存儲器裝置，該半導體存儲器裝置包括：

存儲器單元，該存儲器單元包括多個存儲器塊；

塊解碼器電路，該塊解碼器電路被配置為響應于解碼器控制信號和地址信號生成多個塊選擇信號；

通過電路，該通過電路被配置為響應于所述塊選擇信號將第一全局字線組和第二全局字線組聯接到所述存儲器塊的字線；

電壓供給電路，該電壓供給電路被配置為生成操作電壓和正設定電壓并將所述操作電壓和所述正設定電壓輸出到所述第一全局字線組和所述第二全局字線組；以及

控制邏輯，該控制邏輯被配置為控制所述電壓供給電路和所述塊解碼器電路，使得在編程驗證操作期間，所述操作電壓被施加到所述存儲器塊中的選定存儲器塊的字線，并且所述正設定電壓被施加到未選存儲器塊當中的與所述選定存儲器塊共享的共享存儲器塊的字線。

12.根據權利要求11所述的半導體存儲器裝置，其中，所述塊解碼器電路包括被配置為分別生成所述多個塊選擇信號的多個塊解碼器。