[發明專利]一種模擬電壓除法器電路

有效

• 申請號: 201810181138.4
• 申請日: 2016-01-04
• 公開（公告）號: CN108509178B
• 公開（公告）日: 2022-01-18
• 發明（設計）人: 凌云;肖伸平;陳剛;周維龍
• 申請（專利權）人: 湖南工業大學
• 主分類號: G06F7/535
• 分類號: G06F7/535
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種包括比例值計算單元、模擬結果輸出單元的模擬電壓除法器電路，其核心是并行A/D轉換器與并行D/A轉換器，用于計算兩個輸入電壓間的比例值并同時輸出數字信號形式的比例值結果與模擬信號形式的比例值結果。所述裝置用于對比例值計算速度要求不高，且兩個輸入電壓變化較平緩的場合。

本發明專利申請為分案申請，原案申請號為201610000413.9，申請日為2016年1月4日，發明名稱為求兩個輸入電壓間比例值的裝置。

技術領域

本發明涉及一種模擬運算電路，尤其是一種模擬電壓除法器電路。

背景技術

常規的模擬除法器能夠實現模擬電壓之間的除法運算，運算結果輸出同樣是模擬信號，不能同時輸出反映運算結果的數字信號與模擬信號。

發明內容

本發明的目的是為模擬電壓之間的除法運算提供一種解決方案，即能夠計算兩個輸入電壓間比例值并同時輸出數字信號與模擬信號運算結果的電路。

為了實現上述目的，本發明提供了一種包括比例值計算單元、模擬結果輸出單元的模擬電壓除法器電路。

所述比例值計算單元設有分子電壓輸入端、分母電壓輸入端和數字比例值輸出端。

所述比例值計算單元包括并行A/D轉換器；所述并行A/D轉換器具有模擬電壓輸入端、參考電壓輸入端和并行數據輸出端；所述并行A/D轉換器工作在自動連續轉換模式。

所述并行A/D轉換器的模擬電壓輸入端為比例值計算單元的分子電壓輸入端，參考電壓輸入端為比例值計算單元的分母電壓輸入端，并行數據輸出端為比例值計算單元的數字比例值輸出端。

所述模擬結果輸出單元設有數字比例值輸入端、比例因子電壓輸入端和模擬電壓比例值輸出端；所述數字比例值輸入端連接至比例值計算單元的數字比例值輸出端。

所述模擬結果輸出單元的核心是并行D/A轉換器；所述并行D/A轉換器具有并行數據輸入端、基準電壓輸入端和轉換電壓輸出端；所述并行D/A轉換器的并行數據輸入端為模擬結果輸出單元的數字比例值輸入端，基準電壓輸入端為比例因子電壓輸入端，轉換電壓輸出端為模擬電壓比例值輸出端；所述數字比例值輸出端輸出的數字比例值和數字比例值輸入端輸入的數字比例值均為二進制數。

所述數字比例值輸出端的二進制位位數等于數字比例值輸入端的二進制位位數，數字比例值輸入端的二進制位與數字比例值輸出端的二進制位按序相連；或者是，所述數字比例值輸出端的二進制位位數多于數字比例值輸入端的二進制位位數，數字比例值輸出端多出的低位二進制位不連接至數字比例值輸入端，將數字比例值輸入端的二進制位與數字比例值輸出端高位相應位數的二進制位按序相連；或者是，所述數字比例值輸出端的二進制位位數少于數字比例值輸入端的二進制位位數，數字比例值輸入端多出的低位二進制位連接至低電平，將數字比例值輸出端的二進制位與數字比例值輸入端高位相應位數的二進制位按序相連。

設輸入的分子電壓為U1，分母電壓為U2；數字比例值輸出端輸出的數字比例值為Z，Z的最大值為Zmax；比例因子電壓輸入端輸入的比例因子電壓是UK；模擬電壓比例值輸出端輸出的模擬電壓比例值是U0；則有

所述并行A/D轉換器參考電壓輸入端允許輸入的參考電壓范圍要比分母電壓輸入端的輸入電壓范圍寬。所述分子電壓和分母電壓都是正電壓，且分子電壓小于等于分母電壓。

所述并行A/D轉換器工作在自動連續轉換模式的方式，包括將并行A/D轉換器設置在自動連續轉換模式，或者是由并行A/D轉換器轉換結束信號重新啟動下一次A/D轉換，或者是由額外產生的周期脈沖控制并行A/D轉換器進行A/D轉換。

所述并行D/A轉換器處于直接D/A轉換狀態。