[發明專利]一種模擬電壓除法器電路

有效

• 申請號: 201810181138.4
• 申請日: 2016-01-04
• 公開（公告）號: CN108509178B
• 公開（公告）日: 2022-01-18
• 發明（設計）人: 凌云;肖伸平;陳剛;周維龍
• 申請（專利權）人: 湖南工業大學
• 主分類號: G06F7/535
• 分類號: G06F7/535
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種模擬電壓除法器電路，其特征在于：

包括比例值計算單元、模擬結果輸出單元；

所述比例值計算單元設有分子電壓輸入端、分母電壓輸入端和數字比例值輸出端；

所述比例值計算單元包括并行A/D轉換器；所述并行A/D轉換器具有模擬電壓輸入端、參考電壓輸入端和并行數據輸出端；所述并行A/D轉換器工作在自動連續轉換模式；

所述并行A/D轉換器的模擬電壓輸入端為比例值計算單元的分子電壓輸入端，參考電壓輸入端為比例值計算單元的分母電壓輸入端，并行數據輸出端為比例值計算單元的數字比例值輸出端；

所述模擬結果輸出單元設有數字比例值輸入端、比例因子電壓輸入端和模擬電壓比例值輸出端；所述數字比例值輸入端連接至比例值計算單元的數字比例值輸出端；

所述模擬結果輸出單元的核心是并行D/A轉換器；所述并行D/A轉換器具有并行數據輸入端、基準電壓輸入端和轉換電壓輸出端；所述并行D/A轉換器的并行數據輸入端為模擬結果輸出單元的數字比例值輸入端，基準電壓輸入端為比例因子電壓輸入端，轉換電壓輸出端為模擬電壓比例值輸出端；

所述數字比例值輸出端輸出的數字比例值和數字比例值輸入端輸入的數字比例值均為二進制數；

所述模擬電壓除法器電路還包括輸入電壓排序單元；所述輸入電壓排序單元設有第一輸入電壓輸入端、第二輸入電壓輸入端、分子電壓輸出端、分母電壓輸出端和大小比較結果輸出端；所述分子電壓輸出端、分母電壓輸出端分別連接至比例值計算單元的分子電壓輸入端、分母電壓輸入端；

所述第一輸入電壓幅值大于第二輸入電壓時，輸入電壓排序單元輸出的分母電壓等于第一輸入電壓，分子電壓等于第二輸入電壓；所述第一輸入電壓幅值小于第二輸入電壓時，輸入電壓排序單元輸出的分母電壓等于第二輸入電壓，分子電壓等于第一輸入電壓；所述第一輸入電壓和第二輸入電壓都是正電壓；所述并行A/D轉換器參考電壓輸入端允許輸入的參考電壓范圍要比第一輸入電壓和第二輸入電壓的范圍都寬；所述大小比較結果輸出端以開關量的形式輸出大小比較結果；所述開關量的形式是高、低電平；

所述輸入電壓排序單元由雙通道雙路模擬開關和比較器組成；所述比較器對第一輸入電壓、第二輸入電壓的幅值大小進行比較；所述大小比較結果輸出端輸出的大小比較結果由比較器的輸出控制；所述雙通道雙路模擬開關的通道選擇由比較器的輸出控制；

所述模擬電壓除法器電路自動求取兩個輸入電壓之間的比例值，并同時以數字信號與模擬信號的形式輸出。

2.如權利要求1所述的一種模擬電壓除法器電路，其特征在于：所述數字比例值輸出端的二進制位位數等于數字比例值輸入端的二進制位位數，數字比例值輸入端的二進制位與數字比例值輸出端的二進制位按序相連。

3.如權利要求1所述的一種模擬電壓除法器電路，其特征在于：所述數字比例值輸出端的二進制位位數多于數字比例值輸入端的二進制位位數，數字比例值輸出端多出的低位二進制位不連接至數字比例值輸入端，將數字比例值輸入端的二進制位與數字比例值輸出端高位相應位數的二進制位按序相連。

4.如權利要求1所述的一種模擬電壓除法器電路，其特征在于：所述數字比例值輸出端的二進制位位數少于數字比例值輸入端的二進制位位數，數字比例值輸入端多出的低位二進制位連接至低電平，將數字比例值輸出端的二進制位與數字比例值輸入端高位相應位數的二進制位按序相連。

5.如權利要求2-4中所述的任一項一種模擬電壓除法器電路，其特征在于：設輸入的分子電壓為U1，分母電壓為U2；數字比例值輸出端輸出的數字比例值為Z，Z的最大值為Zmax；比例因子電壓輸入端輸入的比例因子電壓是UK；模擬電壓比例值輸出端輸出的模擬電壓比例值是U0；則有

6.如權利要求5所述的一種模擬電壓除法器電路，其特征在于：所述并行A/D轉換器參考電壓輸入端允許輸入的參考電壓范圍要比分母電壓輸入端的輸入電壓范圍寬。

7.如權利要求5所述的一種模擬電壓除法器電路，其特征在于：所述分子電壓和分母電壓都是正電壓，且分子電壓小于等于分母電壓。