[發(fā)明專利]半導(dǎo)體器件及其制造方法以及用于半導(dǎo)體器件的檢查設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 201810180830.5
• 申請(qǐng)日: 2018-03-06
• 公開（公告）號(hào): CN108666227A
• 公開（公告）日: 2018-10-16
• 發(fā)明（設(shè)計(jì)）人: 西田浩二;百田徹
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): H01L21/66
• 分類號(hào): H01L21/66;H01L25/16
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 張小穩(wěn)

1.一種半導(dǎo)體器件的制造方法，包括以下步驟：

(a)在半導(dǎo)體晶片的芯片區(qū)域中形成集成電路之后，在所述芯片區(qū)域中形成電耦合到所述集成電路的多個(gè)電極；

(b)在使多個(gè)測(cè)量針與所述芯片區(qū)域中的所述電極接觸的狀態(tài)下檢查所述集成電路的電特性；以及

(c)在步驟(b)之后，從所述半導(dǎo)體晶片切割所述芯片區(qū)域以形成半導(dǎo)體芯片，

其中步驟(b)包括以下步驟：在使所述測(cè)量針的第一測(cè)量針在第一針壓力下與所述電極的第一電極接觸并使所述測(cè)量針的第二測(cè)量針在大于所述第一針壓力的第二針壓力下與所述電極的第二電極接觸的狀態(tài)下，測(cè)試所述集成電路的電特性，以及

其中在所述第二電極的正下方每一個(gè)布置有用于形成所述集成電路的集成電路圖案的層的數(shù)量小于在所述第一電極的正下方每一個(gè)布置有用于形成所述集成電路的集成電路圖案的層的數(shù)量。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，

其中在所述第一電極的正下方布置作為所述集成電路圖案的布線，以及

其中在所述第二電極的正下方不布置作為所述集成電路圖案的布線。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件的制造方法，

其中在所述第一電極的正下方布置作為所述集成電路圖案的元件，以及

其中在所述第二電極的正下方不布置作為所述集成電路圖案的元件。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，

其中在所述第二電極的正下方每一個(gè)布置有作為所述集成電路圖案的布線的布線層的數(shù)量小于在所述第一電極的正下方每一個(gè)布置有作為所述集成電路圖案的布線的布線層的數(shù)量。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，

其中在所述第二電極的正下方每一個(gè)沒(méi)有布置作為所述集成電路圖案的布線的布線層的數(shù)量大于在所述第一電極的正下方每一個(gè)沒(méi)有布置作為所述集成電路圖案的布線的布線層的數(shù)量。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件的制造方法，

其中在所述第二電極和所述第一電極的正下方，其中沒(méi)有布置布線的布線層被布置在其中布置有布線的布線層的上方。

7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件的制造方法，

其中在沒(méi)有布置布線的布線層中布置未電耦合到所述集成電路的導(dǎo)電圖案，以及

其中在所述第二電極的正下方每一個(gè)布置有所述導(dǎo)電圖案的布線層的數(shù)量大于在所述第一電極的正下方每一個(gè)布置有所述導(dǎo)電圖案的布線層的數(shù)量。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，

其中所述第二電極是允許電流流動(dòng)的電極，該電流大于允許流過(guò)所述第一電極的電流。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，

其中所述第一電極是用于信號(hào)的電極，并且所述第二電極是用于供電的電極。

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，

其中所述第二測(cè)量針的厚度大于所述第一測(cè)量針的厚度。

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件的制造方法，

其中所述第二測(cè)量針的突出長(zhǎng)度大于所述第一測(cè)量針的突出長(zhǎng)度。

12.一種半導(dǎo)體器件，包括：

形成在半導(dǎo)體芯片中的多個(gè)元件；

布線，用于通過(guò)電耦合所述元件形成集成電路；以及

以電耦合到所述集成電路的狀態(tài)布置在所述半導(dǎo)體芯片中的多個(gè)電極，

其中所述電極包括在第一針壓力下要被接觸的第一電極和在大于所述第一針壓力的第二針壓力下要被接觸的第二電極，當(dāng)在使測(cè)量針與所述電極接觸的狀態(tài)下測(cè)試所述集成電路時(shí)發(fā)生這些接觸，以及

其中在所述第二電極的正下方每一個(gè)布置有用于形成所述集成電路的集成電路圖案的層的數(shù)量小于在所述第一電極的正下方每一個(gè)布置有用于形成所述集成電路的集成電路圖案的層的數(shù)量。