[發明專利]提高芯片內部基準電壓值精度的校準系統及方法

有效

• 申請號: 201810177831.4
• 申請日: 2018-03-05
• 公開（公告）號: CN110231510B
• 公開（公告）日: 2021-06-18
• 發明（設計）人: 孫紅新;顧曉紅;趙海
• 申請（專利權）人: 華潤微集成電路（無錫）有限公司
• 主分類號: G01R19/25
• 分類號: G01R19/25
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

本發明涉及一種提高芯片內部基準電壓值精度的校準系統及方法，其中該方法包括燒錄器首先使待測芯片進入校準過程，其次該燒錄器與半自動燒錄機臺相配合以檢測該待測芯片的待校準電壓值及接觸電阻兩端的電壓差值，并進行該待測芯片的待校準電壓值及接觸電阻兩端的電壓差值的相減處理以得到與當前校準值相對應的該待測芯片的校準電壓值，最后燒錄器根據是否存在最佳校準電壓值的判斷結果以完成對待測芯片內部基準電壓值的校準。

技術領域

本發明涉及電子領域，尤其涉及測試領域，具體是指一種提高芯片內部基準電壓值精度的校準系統及方法。

背景技術

芯片與系統預設電壓值之間，往往存在著一定的偏差，因此需要對其進行校準，在該過程中，燒錄器與半自動燒錄機臺配合使用，使得燒錄器與半自動燒錄機臺相連，同時燒錄器通過金手指與芯片相連，該金手指為半自動燒錄機臺內部的眾多金黃色的導電觸片，因其表面鍍金而且導電觸片排列如手指狀，所以稱為“金手指”。在待測芯片從半自動燒錄機臺的料管中落下時，將由半自動燒錄機臺的金手指抓住，使得待測芯片通過金手指與燒錄器相連，而由于半自動燒錄機臺中金手指的機械結構，金手指在抓取待測芯片時，有的時候會接觸不良，即存在一定的接觸電阻，接觸電阻的存在會影響芯片的校準精度。

在待測芯片的校準過程中，該待測芯片的其他管腳的接觸電阻并不會影響整個校準精度，而待測芯片的接地端與金手指之間的接觸電阻則會對待測芯片的輸出電壓校準精度產生影響。

發明內容

本發明的目的是克服了上述現有技術的缺點，提供了一種能夠消除接觸電阻兩端的電壓差值影響的提高芯片內部基準電壓值精度的校準系統及方法。

為了實現上述目的，本發明的提高芯片內部基準電壓值精度的校準系統及方法如下：

該提高芯片內部基準電壓值精度的校準系統，其主要特點是，所述的系統包括燒錄器和半自動燒錄機臺，所述半自動燒錄機臺與一待測芯片接觸時產生一接觸電阻，所述的燒錄器和所述的半自動燒錄機臺相配合以對所述的待測芯片進行校準，且所述的燒錄器通過增設一AD(Analog-to-Digital Convert)轉換通道以測量所述接觸電阻兩端的電壓差值，并通過消除所述接觸電阻兩端的電壓差值以實現對所述待測芯片內部基準電壓值的校準。

在本發明的一具體實施方式中，該提高芯片內部基準電壓值精度的校準系統的燒錄器具有第一AD轉換通道和第二AD轉換通道，所述的燒錄器分別通過所述的第一AD轉換通道和第二AD轉換通道測量所述待測芯片的待校準電壓值和所述接觸電阻兩端的電壓差值，且所述的燒錄器根據通過所述待測芯片的待校準電壓值與所述接觸電阻兩端的電壓差值之間的相減處理所得到的校準電壓值實現對所述待測芯片內部基準電壓值的校準。

該基于上述系統提高芯片內部基準電壓值精度的校準控制方法，其主要特點是，所述的方法包括以下步驟：

(1)所述的燒錄器向所述的待測芯片輸入與當前校準值相對應的校準時序信號，并使所述的待測芯片進入校準過程；

(2)所述的燒錄器與所述的半自動燒錄機臺相配合以檢測所述待測芯片的待校準電壓值及所述的接觸電阻兩端的電壓差值，并進行所述待測芯片的待校準電壓值以及所述接觸電阻兩端的電壓差值的相減處理，以得到與當前校準值相對應的所述待測芯片的校準電壓值；

(3)所述的燒錄器判斷是否存在最佳校準電壓值，如存在，則根據與所述最佳校準電壓值相對應的校準值設定所述待測芯片的內部基準電壓值并結束整個校準過程，否則輸出校準失敗的結果。

在本發明的一具體實施方式中，該提高芯片內部基準電壓值精度的校準控制方法的燒錄器具有第一AD轉換通道、第二AD轉換通道和燒錄器接地端，所述的待測芯片具有第一輸出端、第二輸出端和第三接地端，所述的第一AD轉換通道通過所述的半自動燒錄機臺與所述的第一輸出端相連接，所述的第二AD轉換通道通過所述的半自動燒錄機臺與所述的第二輸出端相連接，所述的步驟(2)包括以下步驟：