[發(fā)明專利]一種抗單粒子加固的分頻器電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201810176140.2
• 申請(qǐng)日: 2018-03-02
• 公開（公告）號(hào): CN108418578B
• 公開（公告）日: 2020-06-30
• 發(fā)明（設(shè)計(jì)）人: 陳卓俊;胡袁源
• 申請(qǐng)（專利權(quán)）人: 湖南大學(xué)
• 主分類號(hào): H03K19/0185
• 分類號(hào): H03K19/0185
• 代理公司: 北京中知法苑知識(shí)產(chǎn)權(quán)代理有限公司 11226
• 代理人: 常玉明

本發(fā)明適用于分頻器技術(shù)領(lǐng)域，提供了一種抗單粒子加固的分頻器電路。該分頻器包括：加固的D觸發(fā)器和加固的與非門。相較于現(xiàn)有技術(shù)，本發(fā)明通過對(duì)時(shí)序邏輯電路和組合邏輯電路進(jìn)行加固，提高了分頻器電路的抗單粒子效應(yīng)能力。D觸發(fā)器包括時(shí)鐘輸入電路、DCVSL型主鎖存器、DCVSL型從鎖存器、Quatro型數(shù)據(jù)存儲(chǔ)單元和Muller?C型輸出緩沖單元，其中DCVSL型主鎖存器、DCVSL型從鎖存器和Muller?C型輸出緩沖單元均采用雙模冗余加固，從而提高時(shí)序邏輯電路的抗單粒子翻轉(zhuǎn)效應(yīng)。與非門采用差分串聯(lián)電壓開關(guān)邏輯結(jié)構(gòu)進(jìn)行加固，提高組合邏輯電路的抗單粒子瞬態(tài)效應(yīng)。本發(fā)明具有高共模抑制比、抗單粒子效應(yīng)等優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明屬于分頻器電路領(lǐng)域，涉及一種抗單粒子加固的分頻器電路。

背景技術(shù)

隨著航天、航空、核能等事業(yè)的飛速發(fā)展，越來越多的電子系統(tǒng)需要工作在輻射環(huán)境中。輻射環(huán)境下高能粒子穿透到電路芯片內(nèi)部，并在穿透的路徑上產(chǎn)生電離，電路的內(nèi)部節(jié)點(diǎn)將吸收電離產(chǎn)生的電子或空穴而改變?cè)械墓ぷ鳡顟B(tài)，從而產(chǎn)生多種輻射效應(yīng)，如單粒子效應(yīng)、總劑量效應(yīng)等。每種輻射效應(yīng)都會(huì)影響芯片功能，進(jìn)而使整個(gè)系統(tǒng)功能失效，嚴(yán)重時(shí)可能導(dǎo)致災(zāi)難性的事故。為了有效應(yīng)對(duì)輻射環(huán)境中各種輻射效應(yīng)對(duì)電路系統(tǒng)的影響，開展抗輻射集成電路加固技術(shù)的研究對(duì)保證航天、航空、核能事業(yè)穩(wěn)步發(fā)展有著重大的意義。

單粒子效應(yīng)是對(duì)單個(gè)器件的影響，其導(dǎo)致敏感結(jié)點(diǎn)處的電流或者是電壓出現(xiàn)瞬時(shí)性的突變；總劑量效應(yīng)則是大量粒子和光子對(duì)電路的累積事件，在整個(gè)輻射過程中高能粒子的能量淀積和對(duì)器件的損傷效應(yīng)都將對(duì)整個(gè)電路產(chǎn)生影響。對(duì)于體硅技術(shù)而言，隨著工藝的縮小，柵氧化層的厚度減小，總劑量效應(yīng)對(duì)芯片的影響在逐漸減小，相反單粒子效應(yīng)對(duì)航天設(shè)備中電子器件的影響卻日益加劇。

分頻器電路廣泛應(yīng)用于混合信號(hào)集成電路中，可將單一頻率的時(shí)鐘進(jìn)行分頻，產(chǎn)生具有不同頻率的時(shí)鐘信號(hào)。分頻器主要由D觸發(fā)器等時(shí)序邏輯電路，以及與非門等組合邏輯電路構(gòu)成。時(shí)序邏輯電路對(duì)單粒子效應(yīng)非常敏感，因此傳統(tǒng)的分頻器加固方法是對(duì)觸發(fā)器進(jìn)行加固。然而隨著工作頻率的提高，組合邏輯電路的單粒子敏感性逐漸超過時(shí)序邏輯電路，因此，僅對(duì)時(shí)序邏輯電路進(jìn)行加固，已經(jīng)無法滿足高速分頻器的抗單粒子需求。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供了一種抗單粒子加固的分頻器電路，旨在解決現(xiàn)有技術(shù)中分頻器的抗單粒子翻轉(zhuǎn)能力不高的問題。

本發(fā)明實(shí)施例提供了一種抗單粒子加固的分頻器電路，所述分頻器包括：兩個(gè)加固的D觸發(fā)器和兩個(gè)加固的與非門；

所述加固D觸發(fā)器包括時(shí)鐘輸入電路、DCVSL型主鎖存器、DCVSL型從鎖存器、存儲(chǔ)單元和Muller-C型輸出緩沖單元，所述DCVSL型主鎖存器、DCVSL型從鎖存器和Muller-C型輸出緩沖單元均采用雙模冗余加固，從而提高時(shí)序邏輯電路的抗單粒子翻轉(zhuǎn)效應(yīng)；

所述加固與非門采用差分串聯(lián)電壓開關(guān)邏輯結(jié)構(gòu)進(jìn)行抗輻射加固，提高組合邏輯電路的抗單粒子瞬態(tài)效應(yīng)。

所述分頻器有三個(gè)輸入端和一個(gè)輸出端，三個(gè)所述輸入端分別為時(shí)鐘信號(hào)輸入端FIN，模式選擇端MC和MCN，輸出端為分頻信號(hào)輸出端FOUT；

所述加固D觸發(fā)器有三個(gè)輸入端和兩個(gè)輸出端，三個(gè)所述輸入端分別為時(shí)鐘信號(hào)輸入端CK，數(shù)據(jù)輸入端D和DN，輸出端分別為信號(hào)輸出端Q和QN；

所述加固與非門有四個(gè)輸入端和兩個(gè)輸出端，四個(gè)所述輸入端分別為A，AN，B和BN，兩個(gè)所述輸出端分別為AND和NAND。

所述的抗單粒子加固的分頻器電路中，所述第一加固D觸發(fā)器的DN端和D端分別與所述第二加固D觸發(fā)器的Q端、QN端連接；所述第一加固D觸發(fā)器的CK端與時(shí)鐘輸入端FIN端連接；所述第一加固D觸發(fā)器的QN端和Q端分別與所述第一加固與非門的A端和AN端連接。