[發明專利]一種用于神經網絡的數據處理電路

在審

• 申請號: 201810171695.8
• 申請日: 2018-03-01
• 公開（公告）號: CN110222833A
• 公開（公告）日: 2019-09-10
• 發明（設計）人: 何占盈;徐斌;袁宏輝
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種數據處理電路，其特征在于，包括：

第一計算電路和輸入控制電路；

其中，所述第一計算電路包括一個或多個子計算電路，所述一個或多個子計算電路中的每個子計算電路包括第一加法運算電路、乘法運算電路、第一比較運算電路、第一直通電路，和第一非線性運算電路，其中，所述第一非線性運算電路包括指數運算電路和對數運算電路中的至少一個；

所述輸入控制電路用于控制所述第一計算電路讀取輸入數據和輸入參數；

所述輸入控制電路還用于接收第一指令，并根據所述第一指令控制所述第一計算電路中的所述一個或多個子計算電路，使用所述第一加法運算電路、所述乘法運算電路、所述第一比較運算電路、所述第一直通電路，以及所述第一非線性運算電路中的一個或多個的組合對所述輸入數據和所述輸入參數進行數據運算，并輸出第一運算結果。

2.如權利要求1所述的數據處理電路，其特征在于，所述輸入數據包括第一輸入數據和第二輸入數據；

其中，所述第一非線性運算電路用于對所述第一輸入數據進行對數運算或指數運算；

所述第一直通電路用于直接輸出所述第一輸入數據；

所述乘法運算電路用于對所述輸入參數和所述第一非線性運算電路的運算結果進行乘法運算，或對所述輸入參數和所述第一直通電路輸出的結果進行乘法運算；

所述第一加法運算電路用于將所述乘法運算電路的運算結果與所述第二輸入數據進行加法運算；

所述第一比較運算電路用于將所述乘法運算電路的運算結果與所述第二輸入數據進行比較運算；

所述輸入控制電路用于根據所述第一指令使能所述第一非線性運算電路和所述第一直通電路之一參與所述數據運算，使能所述乘法運算電路參與所述數據運算，以及使能所述第一加法運算電路與所述第一比較運算電路之一參與所述數據運算。

3.如權利要求2所述的數據處理電路，其特征在于，所述每個子計算電路還包括第二非線性運算電路和第二直通電路；

其中，所述第二非線性運算電路包括指數運算電路和對數運算電路中的至少一個；

所述第二直通電路用于直接輸出所述第一加法運算電路的運算結果或所述第一比較運算電路的運算結果；

所述第二非線性運算電路用于對所述第一加法運算電路的運算結果或所述第一比較運算電路的運算結果進行對數運算或指數運算；

所述輸入控制電路還用于根據所述第一指令使能所述第二非線性運算電路和所述第二直通電路之一參與所述數據運算。

4.如權利要求3所述的數據處理電路，其特征在于，所述第一非線性運算電路為對數運算電路，所述第二非線性運算電路為指數運算電路。

5.如權利要求1至4中任意一項所述的數據處理電路，其特征在于，所述對數運算電路為編碼器。

6.如權利要求1至5中任意一項所述的數據處理電路，其特征在于，所述指數運算電路為譯碼器。

7.如權利要求1至6中任意一項所述的數據處理電路，其特征在于，所述第一計算電路還包括屏蔽電路，所述屏蔽電路用于在所述輸入控制電路的控制下接收所述一個或多個子計算電路的運算結果，對所述運算結果進行屏蔽處理，并輸出經過屏蔽處理后的一個或多個子計算電路的運算結果。

8.如權利要求7所述的數據處理電路，其特征在于，所述屏蔽電路為選擇器。

9.如權利要求7或8所述的數據處理電路，其特征在于，所述第一計算電路還包括輸出計算電路，其中所述輸出計算電路包括第二加法運算電路、第二比較運算電路和第三直通電路；

其中，所述第二加法運算電路用于將所述屏蔽電路輸出的結果進行加法運算，并輸出一個加法運算結果；

所述第二比較運算電路將所述屏蔽電路輸出的結果進行比較運算，并輸出一個比較運算結果；

所述第三直通電路用于直接輸出所述屏蔽電路輸出的結果；

所述輸入控制電路還用于根據所述第一指令使能所述第二加法運算電路、所述第二比較運算電路和所述第三直通電路之一對所述屏蔽電路輸出的結果進行處理。