[發明專利]一種PMOS觸發并箝拉內部電壓的SCR型ESD防護器件

有效

• 申請號: 201810169525.6
• 申請日: 2018-02-28
• 公開（公告）號: CN108493186B
• 公開（公告）日: 2020-08-04
• 發明（設計）人: 陳珊珊;成建兵;吳宇芳;王勃
• 申請（專利權）人: 南京郵電大學
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 田凌濤

本發明涉及一種PMOS觸發并箝拉內部電壓的SCR型ESD防護器件，針對SCR結構，在N阱中添加PMOS結構，并將PMOS漏端與P阱相連接，在正向ESD脈沖下，PMOS較反向PN結更早擊穿，并通過漏端P+將電流傳遞到P阱，抬高P阱電位，使寄生NPN管更快開啟，降低器件觸發電壓；另外器件內部增加了可以箝拉內部電壓的新寄生晶體管，抑制正反饋機制，使器件的維持電壓得到提高。

技術領域

本發明涉及一種PMOS觸發并箝拉內部電壓的SCR型ESD防護器件，屬于集成電路的靜電放電技術領域。

背景技術

靜電放電(electrostatic discharge,ESD)是指當兩種帶不同電荷的物體相互靠近或者接觸時，兩者之間的介質被擊穿，形成了瞬態的電荷轉移。日常生活中的ESD事件由于其電量低、作用時間短、能量小的特點，一般不會對人體造成傷害。然而在集成電路中，很多不被人體感知的ESD事件就足以對一些電子元器件造成損傷。芯片在制造、封裝、測試、運輸以及使用過程中，都有可能面對ESD的沖擊，如果沒有在芯片中添加ESD防護模塊，芯片極易被打壞。隨著集成電路制造工藝的不斷發展，晶體管尺寸越來越小、柵氧化層變薄等一系列工藝上的變化使得ESD很容易對芯片造成傷害，發生如PN結二次擊穿、柵氧化層擊穿、金屬線熔斷等失效現象。

SCR器件由于具有較好的ESD泄放能力，已廣泛應用在功率器件中ESD防護結構當中。但SCR結構卻普遍存在著一些致命問題：SCR結構的開啟觸發電壓太高，SCR結構器件由于存在NPN和PNP正反饋作用，維持電壓很低。對于高壓ESD器件來說，既要有高于內部電路工作電壓的維持電壓，又要有低于內部器件柵氧擊穿的觸發電壓，同時還要滿足高魯棒性。這就導致了高壓ESD器件的工作窗口非常小，當前大部分高壓ESD防護器件已經很難滿足這種要求，因此探索更多的ESD保護器件和防護結構至關重要。

發明內容

本發明所要解決的技術問題是提供一種PMOS觸發并箝拉內部電壓的SCR型ESD防護器件，在ESD脈沖下，器件的觸發電壓得到降低，同時器件的維持電壓得到增加，ESD工作窗口減小，保證器件工作穩定性。

本發明為了解決上述技術問題采用以下技術方案：本發明設計了一種PMOS觸發并箝拉內部電壓的SCR型ESD防護器件，包括P襯底、N阱、P阱、第一N+注入區、第一P+注入區、第二P+注入區、第三P+注入區、第二N+注入區、第三N+注入區、第四P+注入區、第一場氧隔離區、第二場氧隔離區、第三場氧隔離區、第四場氧隔離區、第五場氧隔離區、第一多晶硅柵、第一薄柵氧化層、第二多晶硅柵、第二薄柵氧化層、第一金屬件、第二金屬件、第三金屬件、第四金屬件、第五金屬件、第六金屬件、第七金屬件、第八金屬件、第九金屬件、第十金屬件、第十一金屬件、第十二金屬件、陽極電極、陰極電極；其中，第一多晶硅柵兩側間的間距與第一薄柵氧化層兩側間的間距相等，第一多晶硅柵覆蓋設置于第一薄柵氧化層上表面，且第一多晶硅柵的兩側分別與第一薄柵氧化層的兩側相對應；第二多晶硅柵兩側間的間距與第二薄柵氧化層兩側間的間距相等，第二多晶硅柵覆蓋設置于第二薄柵氧化層上表面，且第二多晶硅柵的兩側分別與第二薄柵氧化層的兩側相對應；N阱(11)和P阱(12)相鄰設置于P襯底(10)上表面，N阱(11)與P阱(12)之間彼此相對的側面相對接，且N阱(11)上表面與P阱(12)上表面相平齊，N阱(11)上背向P阱(12)的側面與P襯底(10)上的一側面相平齊，且P阱(12)上背向N阱(11)的側面與P襯底(10)上的一側面相平齊；