[發明專利]半導體封裝結構及其制作方法

有效

• 申請號: 201810163669.0
• 申請日: 2018-02-27
• 公開（公告）號: CN109216214B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 譚瑞敏;王金勝;曾子章;黃重旗;唐偉森;范智朋
• 申請（專利權）人: 欣興電子股份有限公司;旭德科技股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/48
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 吳志紅;臧建明

本發明提供一種半導體封裝結構及其制作方法，半導體封裝結構包括基底、至少一電子元件、封裝膠體以及重布線路層。基底包括導熱絕緣層、圖案化線路層以及金屬層。導熱絕緣層具有彼此相對的第一表面以及第二表面。圖案化線路層配置于導熱絕緣層上且暴露出導熱絕緣層的部分第一表面。金屬層配置于導熱絕緣層上且完全覆蓋導熱絕緣層的第二表面。電子元件配置于基底上且與圖案化線路層電連接。封裝膠體至少包覆電子元件。重布線路層配置于封裝膠體上且與電子元件電連接，其中封裝膠體的邊緣約略切齊于基底的邊緣。

技術領域

本發明涉及一種半導體封裝結構及其制作方法，尤其涉及一種具有較佳散熱效果的半導體封裝結構及其制作方法。

背景技術

在現有的四方扁平無引腳(Quad Flat No-Lead；QFN)封裝結構中，通常是將芯片配置于導線架(leadframe)上。導線架具有芯片座以及多個引腳，且芯片經由接合引線電連接至導線架的這些引腳。這些引腳、接合引線與芯片被封裝膠體封裝與保護，并且這些引腳的底部暴露于封裝材料之外，用以電連接至例如印刷電路板的一外接裝置。

然而，在上述的四方扁平無引腳封裝結構中，由于需將芯片配置于導線架上，因此封裝結構整體的厚度很難進一步減少。再者，由于四方扁平無引腳封裝結構采用導線架作為主架構，因此無須使用焊料，故較難將需通過焊料連接的電阻、電容或電感等被動元件內埋于封裝結構。此外，在封裝結構內的電子元件運作時，會產生大量的熱能，倘若熱能無法逸散而不斷地堆積，則封裝結構可能會因為過熱而導致效能衰減或使用壽命縮短，嚴重者甚至造成永久性的損壞。因此，如何進一步降低封裝結構的整體厚度，且可以將不同類型的電子元件整合于封裝結構中，并提升封裝結構的散熱效率，實已成目前亟欲解決的課題。

發明內容

本發明提供一種半導體封裝結構及其制作方法，其可降低封裝結構的整體厚度且具有較佳的散熱效果。

本發明提供一種半導體封裝結構，其包括一基底、至少一電子元件、一封裝膠體以及一重布線路層。基底包括一導熱絕緣層、一圖案化線路層以及一金屬層。導熱絕緣層具有彼此相對的一第一表面以及一第二表面。圖案化線路層配置于導熱絕緣層上且暴露出導熱絕緣層的部分第一表面。金屬層配置于導熱絕緣層上且完全覆蓋導熱絕緣層的第二表面。電子元件配置于基底上且與圖案化線路層電連接。封裝膠體至少包覆電子元件。重布線路層配置于封裝膠體上且與電子元件電連接，其中封裝膠體的邊緣約略切齊于基底的邊緣。

在本發明的一實施例中，上述的半導體封裝結構還包括至少一導電通孔。導電通孔貫穿封裝膠體，其中重布線路層通過導電通孔而與基底的圖案化線路層電連接。

在本發明的一實施例中，上述的半導體封裝結構還包括一黏著層。黏著層配置于基底上，其中電子元件通過黏著層而固定于基底上。

在本發明的一實施例中，上述的半導體封裝結構還包括一第一防焊層以及一第二防焊層。第一防焊層配置于基底的金屬層上，其中第一防焊層具有至少一第一開口，第一開口暴露出部分金屬層，而定義出至少一第一接墊。第二防焊層配置于封裝膠體上且覆蓋重布線路層，其中第二防焊層具有至少一第二開口，第二開口暴露出部分重布線路層，而定義出至少一第二接墊。

在本發明的一實施例中，上述的半導體封裝結構還包括一第三防焊層。第三防焊層配置于基底的導熱絕緣層上，且第三防焊層位于封裝膠體與導熱絕緣層之間。第三防焊層覆蓋圖案化線路層，其中第三防焊層具有至少一第三開口，第三開口暴露出部分圖案化線路層，而定義出至少一第三接墊，而電子元件位于第三接墊上。

在本發明的一實施例中，上述的半導體封裝結構還包括至少一散熱元件。散熱元件配置于第一接墊上。

在本發明的一實施例中，上述的至少一電子元件包括多個電子元件。這些電子元件彼此串聯、并聯、電性獨立或上述的組合。

在本發明的一實施例中，上述的至少一電子元件包括一主動元件與一被動元件。