[發明專利]半導體存儲裝置

有效

• 申請號: 201810162406.8
• 申請日: 2018-02-26
• 公開（公告）號: CN109427375B
• 公開（公告）日: 2022-10-11
• 發明（設計）人: 仁木祐介
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/06
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

半導體存儲裝置具備存儲單元陣列、多個位線、及多個字線。解碼器具有第1多路復用器、及第2多路復用器。第1多路復用器具有第1n型晶體管、及第1p型晶體管。第1n型晶體管連接于第1位線，可將用以寫入第1邏輯的第1電壓或不用于寫入數據的非選擇電壓施加至第1位線。第1p型晶體管連接于第1位線，可將用以寫入第2邏輯的第2電壓或非選擇電壓施加至第1位線。第2多路復用器連接于第1多路復用器與讀出放大器之間，將第1電壓或非選擇電壓向第1n型晶體管傳輸，且將第2電壓或非選擇電壓向第1p型晶體管傳輸。

相關申請案

本申請享有以日本專利申請2017-159591號(申請日：2017年8月22日)作為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

實施方式涉及一種半導體存儲裝置。

背景技術

近年來，伴隨半導體存儲裝置的微細加工，相鄰位線間的間隔變得極窄。若位線間的間隔變窄，則必須使選擇位線的解碼器的配置面積也隨之變小。所以，解碼器中，期待也使將位線選擇性地連接于讀出放大器的多路復用器的配置面積變小。

發明內容

實施方式提供一種設置在位線與讀出放大器之間且具備配置面積較小的多路復用器的半導體存儲裝置。

本實施方式的半導體存儲裝置具備存儲單元陣列。多個位線被連接于存儲單元陣列。多個字線被連接于存儲單元陣列。讀出放大器是經由多個位線，從存儲單元陣列的存儲單元中將數據讀出，或者將數據寫入至該存儲單元。解碼器將從多個位線之中選擇的第1位線連接到讀出放大器。解碼器具備第1多路復用器、及第2多路復用器。第1多路復用器具有第1n型晶體管、及第1p型晶體管。第1n型晶體管連接于多個位線中的第1位線，可將用以寫入第1邏輯的第1電壓或不用于寫入數據的非選擇電壓施加至第1位線。第1p型晶體管連接于第1位線，可將用以寫入第2邏輯的第2電壓或非選擇電壓施加至第1位線。第2多路復用器連接于第1多路復用器與讀出放大器之間，將第1電壓或非選擇電壓向第1n型晶體管傳輸，且將第2電壓或非選擇電壓向第1p型晶體管傳輸。

附圖說明

圖1是表示本實施方式的半導體存儲裝置的構成例的框圖。

圖2是表示列解碼器、讀出放大器、及位線的構成例的框圖。

圖3是表示第1多路復用器及第2多路復用器的構成例的電路圖。

圖4是表示與位線對應的第1多路復用器的CMOS對、以及第2多路復用器的n型MOS對及p型MOS對的構成的電路圖。

圖5是表示第1多路復用器及第2多路復用器的構成例的電路圖。

具體實施方式

圖1是表示本實施方式的半導體存儲裝置的構成例的框圖。半導體存儲裝置1可以是例如DRAM(dynamic random access memory，動態隨機存儲器)等易失性存儲器、NAND型EEPROM(Electrically Erasable and Programmable Read-OnIy-Memory、電可擦除可編程只讀存儲器)、ReRAM(Resistive random access memory，電阻式隨機存取存儲器)、MRAM(Magnetic Random Access Memory，磁隨機存取存儲器)等非易失性存儲器。而且，半導體存儲裝置1既可以是例如1個存儲芯片，也可以是包含多個存儲芯片的DIMM(Dual InlineMemory Module，雙內嵌存儲器模塊)那樣的模塊。

圖1所示的半導體存儲裝置1是作為例如1個存儲芯片而構成。

半導體存儲裝置1以下稱為存儲芯片1。存儲芯片1具備存儲單元陣列MCA、列解碼器CD、行解碼器RD、讀出放大器SA、讀取-寫入緩沖區RWB、及外圍電路PC。