[發明專利]計算方法、信息處理裝置、計算程序及信息處理系統

有效

• 申請號: 201810155419.2
• 申請日: 2018-02-23
• 公開（公告）號: CN108509384B
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 笠木明彥
• 申請（專利權）人: 富士通株式會社
• 主分類號: G06F17/16
• 分類號: G06F17/16
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 呂俊剛;楊薇

1.一種用于在信息處理裝置中計算第一矩陣與第二矩陣的乘積的計算方法，該信息處理裝置包括M×N個運算元件，所述運算元件被配置成，使得沿行方向設置的M個運算元件與沿列方向設置的N個運算元件按環狀方式彼此連接，其中，M為1或大于1的整數并且N為1或大于1的整數，并且M不等于N，所述計算方法包括以下步驟：

第一生成步驟，由處理器沿行方向按M和N的最小公倍數并且沿列方向按N分割所述第一矩陣，來生成一個或更多個第一分割矩陣；

第二生成步驟，由所述處理器沿行方向按M并且沿列方向按所述最小公倍數分割所述第二矩陣，來生成一個或更多個第二分割矩陣；

第一存儲步驟，由所述處理器將所生成的一個或更多個第一分割矩陣存儲在所述運算元件的存儲單元中，使得在所述第一矩陣中位于同一列的所述一個或更多個第一分割矩陣被存儲于在所述信息處理裝置中設置于不同列的所述運算元件中，其中，沿行方向的所述第一分割矩陣的數量是通過將所述最小公倍數除以M而獲取的數，并且沿列方向的所述第一分割矩陣的數量為1，其中，所述第一分割矩陣根據下面的表達式來布置：

A[y][((L-1)-x+(N-y)*(L/N))％L]，

其中，L是所述最小公倍數，x是所述第一分割矩陣距離所述第一矩陣的左側的距離，并且y是所述第一分割矩陣距離所述第一矩陣的頂部的距離；

第二存儲步驟，由所述處理器將所生成的一個或更多個第二分割矩陣存儲在所述存儲單元中，使得在所述第二矩陣中位于同一行的所述一個或更多個第二分割矩陣被存儲于在所述信息處理裝置中設置于不同行的所述運算元件中，其中，沿列方向的所述第二分割矩陣的數量是通過將所述最小公倍數除以N而獲取的數，并且沿行方向的所述第二分割矩陣的數量為1，其中，所述第二分割矩陣根據下面的表達式來布置：

B[((L-1)-y+(M-x)*(L/M))％L][x]，

其中，L是所述最小公倍數，x是所述第二分割矩陣距離所述第二矩陣的左側的距離，并且y是所述第二分割矩陣距離所述第二矩陣的頂部的距離；

第一相加步驟，針對每個所述運算元件，由所述處理器將存儲在各運算元件的所述存儲單元中的所述一個或更多個第一分割矩陣和所述一個或更多個第二分割矩陣的第一乘積與存儲在各運算元件的所述存儲單元中的第一結果矩陣相加；

第一發送步驟，針對每個所述運算元件，由所述處理器將存儲在各運算元件的所述存儲單元中的所述一個或更多個第一分割矩陣發送至沿行方向按環狀方式彼此連接的其它運算元件中的、直接連接至該運算元件的運算元件；

第二發送步驟，針對每個所述運算元件，由所述處理器將存儲在各運算元件的所述存儲單元中的所述一個或更多個第二分割矩陣發送至沿列方向按環狀方式彼此連接的其它運算元件中的、直接連接至該運算元件的運算元件；

第二相加步驟，針對每個所述運算元件，響應于從其它運算元件接收到所述一個或更多個第一分割矩陣和所述一個或更多個第二分割矩陣，由所述處理器將所接收的一個或更多個第一分割矩陣和所接收的一個或更多個第二分割矩陣的第二乘積與存儲在各運算元件的所述存儲單元中的所述第一結果矩陣相加；以及

第一重復步驟，由所述處理器重復所述第一發送步驟、所述第二發送步驟以及所述第二相加步驟，直到在按環狀方式彼此連接的每個所述運算元件中將根據存儲在各運算元件的所述存儲單元中的所述一個或更多個第一分割矩陣計算的乘積加至所述第一結果矩陣，并且在按環狀方式彼此連接的每個所述運算元件中將根據存儲在各運算元件的所述存儲單元中的所述一個或更多個第二分割矩陣計算的乘積加至所述第一結果矩陣為止。

2.根據權利要求1所述的計算方法，所述計算方法還包括以下步驟：當從其它運算元件接收到所述一個或更多個第一分割矩陣或者所述一個或更多個第二分割矩陣時，由所述處理器將所接收的一個或更多個第一分割矩陣或者所接收的一個或更多個第二分割矩陣存儲在所述存儲單元中，其中，

所述第二相加步驟包括以下步驟：

針對每個所述運算元件，順序地獲得從每個所述運算元件的所述存儲單元最早接收的所述一個或更多個第一分割矩陣和所述一個或更多個第二分割矩陣；以及

針對每個所述運算元件，將所獲得的一個或更多個第一分割矩陣與所獲得的一個或更多個第二分割矩陣的所述第二乘積順序地加至存儲在各運算元件的所述存儲單元中的所述第一結果矩陣。