[發明專利]半導體裝置以及其制作方法

有效

• 申請號: 201810151286.1
• 申請日: 2018-02-14
• 公開（公告）號: CN110164978B
• 公開（公告）日: 2022-06-21
• 發明（設計）人: 馬瑞吉;邢溯;溫晉煬
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/336
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體裝置以及其制作方法，該半導體裝置包括埋入式絕緣層、半導體層、柵極結構、源極摻雜區與漏極摻雜區。半導體層設置于埋入式絕緣層上。柵極結構設置于半導體層上。半導體層包括體區設置于柵極結構與埋入式絕緣層之間。源極摻雜區與漏極摻雜區設置于半導體層中。第一接觸結構貫穿埋入式絕緣層并接觸體區。第二接觸結構貫穿埋入式絕緣層并與源極摻雜區電連接。至少部分的第一接觸結構于埋入式絕緣層的厚度方向上與體區重疊。體區通過第一接觸結構與第二接觸結構而與源極摻雜區電連接。

技術領域

本發明涉及一種半導體裝置以及其制作方法，尤其是涉及一種具有埋入式絕緣層的半導體裝置以及其制作方法。

背景技術

在半導體制造領域中，集成電路中的元件尺寸不斷地微縮以提升芯片效能。然而，隨著元件尺寸縮小，許多電性特征對于元件操作表現上的影響變得更明顯，對于微縮化產生阻礙。舉例來說，在使用絕緣層覆硅(silicon on insulator，SOI)基底的半導體制作工藝中，對于切換(switching)裝置例如切換晶體管來說，為了提升切換晶體管的效能表現，SOI基底中的半導體層的厚度需越薄越好。然而，過薄的半導體層會導致翹曲效應(Kinkeffect)，且對于其他類型的半導體元件例如高壓(high voltage)晶體管在操作表現也會上造成負面影響。因此，為了使用SOI基底來形成具有不同類型半導體元件的芯片，需有效地于SOI基底上整合不同類型的半導體元件的結構設計與制作方法。

發明內容

本發明提供了一種半導體裝置以及其制作方法，利用于半導體層面向埋入式絕緣層的一側形成接觸結構或/及接觸開孔，由此電連接半導體層的體區與源極摻雜區，進而達到改善翹曲效應(Kink effect)的效果。

本發明的一實施例提供一種半導體裝置，包括一埋入式絕緣層、一半導體層、一柵極結構、一源極摻雜區、一漏極摻雜區、一第一接觸結構以及一第二接觸結構。半導體層設置于埋入式絕緣層的一側。柵極結構設置于半導體層上，且半導體層包括一體區設置于柵極結構與埋入式絕緣層之間。源極摻雜區以及漏極摻雜區分別設置于位于柵極結構的相對兩側的半導體層中。第一接觸結構貫穿埋入式絕緣層并接觸體區，且至少部分的第一接觸結構于埋入式絕緣層的厚度方向上與體區重疊。第二接觸結構貫穿埋入式絕緣層并與源極摻雜區電連接，且體區通過第一接觸結構與第二接觸結構而與源極摻雜區電連接。

本發明的一實施例提供一種半導體裝置的制作方法，包括下列步驟。首先，提供一半導體層設置于一埋入式絕緣層上。在半導體層上形成一柵極結構，且半導體層包括一體區設置于柵極結構與埋入式絕緣層之間。在位于柵極結構的相對兩側的半導體層中分別形成一源極摻雜區與一漏極摻雜區。形成一第一接觸結構貫穿埋入式絕緣層并接觸體區，且至少部分的第一接觸結構于埋入式絕緣層的厚度方向上與體區重疊。形成一第二接觸結構貫穿埋入式絕緣層并與源極摻雜區電連接。體區通過第一接觸結構與第二接觸結構而與源極摻雜區電連接。

本發明的另一實施例提供一種半導體裝置，包括一埋入式絕緣層、一半導體層、一柵極結構、一源極摻雜區、一漏極摻雜區、一接觸開孔、一硅化物層、一第一接觸結構以及一第二接觸結構。半導體層設置于埋入式絕緣層的一側。柵極結構設置于半導體層上，且半導體層包括一體區設置于柵極結構與埋入式絕緣層之間。源極摻雜區以及漏極摻雜區分別設置于位于柵極結構的相對兩側的半導體層中。接觸開孔貫穿埋入式絕緣層并暴露出體區的一部分以及源極摻雜區的一部分。硅化物層設置于接觸開孔中且設置于被接觸開孔暴露出的體區的部分以及源極摻雜區的部分上。體區通過硅化物層與源極摻雜區電連接。第一接觸結構設置于硅化物層上。第二接觸結構貫穿埋入式絕緣層并與漏極摻雜區電連接。