[發(fā)明專利]半導體封裝及其制造方法在審
| 申請?zhí)枺?/td> | 201810150621.6 | 申請日: | 2018-02-13 |
| 公開(公告)號: | CN108428676A | 公開(公告)日: | 2018-08-21 |
| 發(fā)明(設計)人: | 于達人;許文松 | 申請(專利權(quán))人: | 聯(lián)發(fā)科技股份有限公司 |
| 主分類號: | H01L23/31 | 分類號: | H01L23/31;H01L21/56 |
| 代理公司: | 北京市萬慧達律師事務所 11111 | 代理人: | 白華勝;王蕊 |
| 地址: | 中國臺灣新竹市*** | 國省代碼: | 中國臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導體封裝 第一表面 重分布層 半導體晶粒 第二表面 后支撐件 電耦合 良品率 模塑料 支撐件 基板 翹曲 散焦 移除 制造 覆蓋 幫助 生產(chǎn) | ||
本發(fā)明公開一種半導體封裝及其制造方法,該半導體封裝包括:重分布層結(jié)構(gòu),具有第一表面和與第一表面相對的第二表面;半導體晶粒,布置在所述重分布層結(jié)構(gòu)的第一表面上并電耦合到所述重分布層結(jié)構(gòu);模塑料,覆蓋所述半導體晶粒和所述重分布層結(jié)構(gòu)的第一表面;以及支撐件,位于所述半導體晶粒旁邊并且與重分布層結(jié)構(gòu)的第一表面接觸。這種結(jié)構(gòu)可以幫助提高半導體封裝的機械強度;在移除基板后支撐件可防止生產(chǎn)中的翹曲和散焦的問題,因此,本發(fā)明可提高半導體封裝的良品率,并且提高半導體封裝的可靠性和質(zhì)量。
技術(shù)領(lǐng)域
本發(fā)明涉及半導體技術(shù)領(lǐng)域,尤其涉及一種半導體封裝及其制造方法。
背景技術(shù)
為了確保電子產(chǎn)品和通信設備的小型化和多功能性,業(yè)界希望半導體封裝尺寸小,以支持多引腳連接、高速和高實用性。這種沖擊將給半導體封裝制造商以壓力,促使他們開發(fā)扇出型(fan-out)半導體封裝。然而,扇出型半導體封裝的制造工藝可能會導致封裝翹曲、重分布層(RDL,redistribution layer)結(jié)構(gòu)的光刻(photolithography)工藝散焦等問題。上述這些問題可能會影響產(chǎn)品的可靠性和質(zhì)量。
因此,一種新穎的半導體封裝是亟需的。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明提供一種半導體封裝組件及其制造方法,以減少翹曲和散焦的問題,提高半導體封裝的可靠性和質(zhì)量。
根據(jù)本發(fā)明的第一方面,公開一種半導體封裝,包括:
重分布層結(jié)構(gòu),具有第一表面和與第一表面相對的第二表面;
半導體晶粒,布置在所述重分布層結(jié)構(gòu)的第一表面上并電耦合到所述重分布層結(jié)構(gòu);
模塑料,覆蓋所述半導體晶粒和所述重分布層結(jié)構(gòu)的第一表面;以及
支撐件,位于所述半導體晶粒旁邊并且與重分布層結(jié)構(gòu)的第一表面接觸。
根據(jù)本發(fā)明的第二個方面,公開一種半導體封裝,包括:
重分布層結(jié)構(gòu),具有第一表面和與第一表面相對的第二表面;
半導體晶粒,布置在所述重分布層結(jié)構(gòu)的第一表面上并電耦合到所述重分布層結(jié)構(gòu);
模塑料,覆蓋所述半導體晶粒和所述重分布層結(jié)構(gòu)的第一表面;以及
支撐件,沿半導體晶粒的邊界延伸,其中所述支撐件與所述半導體晶粒和所述重分布層結(jié)構(gòu)電絕緣。
根據(jù)本發(fā)明的第三個方面,公開一種半導體封裝的制造方法,包括:
將半導體晶粒安裝在基板上;
將支撐件安裝在基板上,并且支撐件位于所述半導體晶粒旁邊;
將模塑料施加到所述基板,其中所述模塑料覆蓋所述半導體晶粒和所述支撐件;
在所述模塑料上形成重分布層結(jié)構(gòu)并且耦合到所述半導體晶粒;以及
在所述重分布層結(jié)構(gòu)上形成導電結(jié)構(gòu)。
本發(fā)明提供的半導體封裝由于包括靠近半導體晶粒設置的支撐件,這種結(jié)構(gòu)可以幫助提高半導體封裝的機械強度;在移除基板后支撐件可防止生產(chǎn)中的翹曲和散焦的問題,因此,本發(fā)明可提高半導體封裝的良品率,并且提高半導體封裝的可靠性和質(zhì)量。
在閱讀了隨后以不同附圖展示的優(yōu)選實施例的詳細說明之后,本發(fā)明的這些和其它目標對本領(lǐng)域普通技術(shù)人員來說無疑將變得明顯。
附圖說明
圖1-7是根據(jù)本發(fā)明的一些實施例的半導體封裝的制造過程的橫截面圖;
圖8A-8D是根據(jù)本發(fā)明的一些實施例的沿著半導體封裝的半導體晶粒的邊界布置的支撐件的形狀的平面圖。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于聯(lián)發(fā)科技股份有限公司,未經(jīng)聯(lián)發(fā)科技股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810150621.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





