[發明專利]半導體存儲裝置

有效

• 申請號: 201810149603.6
• 申請日: 2018-02-13
• 公開（公告）號: CN109427814B
• 公開（公告）日: 2023-06-13
• 發明（設計）人: 吳星來;金東赫;成象鉉;鄭盛薰;丁壽男
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H10B43/27
• 分類號: H10B43/27;H10B43/35;G11C7/18
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

1.一種半導體存儲裝置，該半導體存儲裝置包括：

外圍電路元件，所述外圍電路元件設置在下基板上方；

上基板，所述上基板設置在部分覆蓋所述外圍電路元件的層間介電層上方；

存儲單元陣列，所述存儲單元陣列包括在垂直于所述上基板的頂表面的第一方向上延伸的溝道結構以及堆疊在所述上基板上方以圍繞所述溝道結構的多條柵極線；以及

多個晶體管，所述多個晶體管將所述柵極線電聯接到所述外圍電路元件，

所述晶體管包括：

柵極，所述柵極設置在所述層間介電層上方并且被設置為在所述第一方向上與所述存儲單元陣列交疊；

多個垂直溝道，所述多個垂直溝道在所述第一方向上穿過所述柵極并且分別電聯接到所述柵極線；以及

柵極介電層，所述柵極介電層被設置在所述垂直溝道和所述柵極之間。

2.根據權利要求1所述的半導體存儲裝置，

其中，所述柵極線在第二方向上按照不同的長度延伸以形成存儲單元區域的階梯區域，并且

其中，所述晶體管被設置為在所述第一方向上與所述存儲單元區域的所述階梯區域交疊。

3.根據權利要求2所述的半導體存儲裝置，該半導體存儲裝置還包括：

多個焊盤，所述多個焊盤被設置在所述柵極線在所述階梯區域中的對應的階梯部分上方并且所述多個焊盤分別電聯接到所述柵極線；以及

多個第一接觸件，所述多個第一接觸件分別從所述垂直溝道的頂端沿所述第一方向延伸，穿過所述對應的階梯部分，并分別與所述焊盤電聯接。

4.根據權利要求3所述的半導體存儲裝置，其中，所述焊盤被設置有不同的高度。

5.根據權利要求1所述的半導體存儲裝置，

其中，所述外圍電路元件包括電聯接到所述柵極的塊解碼器，并且

其中，所述塊解碼器被設置為在所述第一方向上與所述晶體管交疊。

6.根據權利要求1所述的半導體存儲裝置，該半導體存儲裝置還包括：

多條全局行線，所述多條全局行線被設置在所述層間介電層中并分別聯接到所述垂直溝道的底端。

7.根據權利要求6所述的半導體存儲裝置，

其中，所述外圍電路元件包括電聯接到所述全局行線的全局線解碼器，并且

其中，所述全局線解碼器被設置為在所述第一方向上與所述晶體管交疊。

8.根據權利要求1所述的半導體存儲裝置，其中，所述柵極具有與所述上基板相同的厚度。

9.一種半導體存儲裝置，該半導體存儲裝置包括：

外圍電路元件，所述外圍電路元件設置在下基板上方；

上基板，所述上基板設置在覆蓋所述外圍電路元件的層間介電層上方；

存儲單元陣列，所述存儲單元陣列包括在垂直于所述上基板的頂表面的第一方向上延伸的溝道結構、堆疊在所述上基板上方以圍繞所述溝道結構的多條柵極線以及聯接到所述溝道結構的位線；以及

晶體管，所述晶體管將所述位線電聯接到所述外圍電路元件，

所述晶體管包括：

柵極，所述柵極設置在所述層間介電層上方并且被設置為在所述第一方向上與所述存儲單元陣列交疊；

垂直溝道，所述垂直溝道在所述第一方向上穿過所述柵極并且電聯接到所述位線；以及

柵極介電層，所述柵極介電層被設置在所述垂直溝道和所述柵極之間。

10.根據權利要求9所述的半導體存儲裝置，其中，所述柵極具有與所述上基板相同的厚度。