[發明專利]一種硅電容的制作方法

在審

• 申請號: 201810148687.1
• 申請日: 2018-02-12
• 公開（公告）號: CN108335988A
• 公開（公告）日: 2018-07-27
• 發明（設計）人: 吳曉鶇;季駿;張可可;王濤;陳正才;高向東
• 申請（專利權）人: 無錫中微晶園電子有限公司
• 主分類號: H01L21/62
• 分類號: H01L21/62;H01L49/02
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 曹祖良

本發明涉及硅電容制作技術領域，具體公開了一種硅電容的制作方法，其中，包括：提供硅片作為硅片襯底以及提供LPCVD設備；在硅片襯底上制備多個深度為80μm、寬度為2μm的溝槽；在形成有溝槽的硅片襯底上摻磷雜質做飽和摻雜，以形成電容的下電極；將摻雜磷雜質的硅片襯底放入所述LPCVD設備中，采用HTO工藝淀積一層SiO₂層；采用LPCVD工藝在SiO₂層上淀積一層Si₃N₄層；采用HTO工藝在所述Si₃N₄層上淀積一層SiO₂層，得到第一層ONO膜層；采用LPCVD工藝在所述第一層ONO膜層上淀積一層原位磷摻雜多晶硅一；采用相同的工藝參數，依次淀積一層SiO₂層、一層Si₃N₄層和原位磷摻雜多晶硅二，形成雙ONO型電容并聯結構。本發明提供的硅電容的制作方法實現了在溝槽結構中制作硅電容。

技術領域

本發明涉及硅電容制作技術領域，尤其涉及一種硅電容的制作方法。

背景技術

目前，在半導體制造中，硅電容是研究較多的一類電容器件。其主要特征為：耐高溫，最高可達250℃；高可靠性，FIT＜0.017parts/billin hours；低漏電流，可達3nA；高電容值；適用于無鉛回流焊工藝等。其應用十分廣泛，可以為汽車、軍事、航天等提供高可靠性的器件。如何在溝槽結構中制造性能優異的硅電容器件，選擇何種結構的電容以及電容、電極的材料都是影響最終成品器件電性能的關鍵。

因此，如何提供一種能夠在溝槽結構中制作硅電容的方法成為本領域技術人員亟待解決的技術問題。

發明內容

本發明旨在至少解決現有技術中存在的技術問題之一，提供一種硅電容的制作方法，以解決現有技術中的問題。

作為本發明的一個方面，提供一種硅電容的制作方法，其中，所述硅電容的制作方法包括：

S110、提供硅片作為硅片襯底以及提供LPCVD設備；

S120、在所述硅片襯底上制備多個深度為80μm、寬度為2μm的溝槽；

S130、在形成有溝槽的硅片襯底上摻磷雜質做飽和摻雜，以形成電容的下電極；

S140、將摻雜磷雜質的硅片襯底放入所述LPCVD設備中，采用HTO工藝淀積一層SiO₂層；

S150、采用LPCVD工藝在SiO₂層上淀積一層Si₃N₄層；

S160、重復步驟S140，采用HTO工藝在所述Si₃N₄層上淀積一層SiO₂層，得到第一層ONO膜層；

S170、采用LPCVD工藝在所述第一層ONO膜層上淀積一層原位磷摻雜多晶硅一；

S180、重復步驟S140、步驟S150、步驟S160和步驟S170，采用相同的工藝參數，依次淀積一層SiO₂層、一層Si₃N₄層和原位磷摻雜多晶硅二，形成雙ONO型電容并聯結構。

優選地，所述硅電容的制作方法還包括在步驟S180之后進行的：

采用圖形轉移的方式通過多晶光刻和腐蝕后形成電容的上下電極；

采用磁控濺射淀積A1-Si-Cu金屬層，實現多個溝槽結構中ONO型硅電容的并聯；

通過對通孔光刻、腐蝕和鈍化淀積，對鈍化孔光刻、腐蝕和合金的工序獲得多個并聯的電容器件。