[發明專利]半導體裝置

在審

• 申請號: 201810148466.4
• 申請日: 2018-02-13
• 公開（公告）號: CN108461487A
• 公開（公告）日: 2018-08-28
• 發明（設計）人: 陳南誠;周哲雅;劉興治;郭哲宏
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L25/18;H01L23/31;H01L23/538
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 白華勝;王蕊

本發明提供一種半導體裝置，其包括：基底，本體結構和電子元件；所述本體結構，所述主體結構設置在所述基底上方，所述本體結構包括：具有主表面的半導體管芯；模塑料，用于封裝所述半導體管芯，且所述模塑料具有下表面，與所述下表面相對的上表面以及從所述下表面延伸到所述上表面的通孔；形成在所述通孔內的導電元件；下層重分布層，形成在所述模塑料的下表面，所述半導體管芯的主表面和從所述下表面暴露出的導電元件之上；所述電子元件，設置在所述模塑料的上表面的上方，并且通過所述導電元件電性連接到所述下層重分布層。本發明實施例提供的半導體裝置，具有較小的體積。

技術領域

本發明是關于一種半導體裝置，且特別關于一種具有重分布層結構的半導體裝置。

背景技術

在電子工業中，對于新的產品，高集成度以及具有高性能的多個功能變得必不可少。并且同時，由于生產成本與其大小成正比，所以高集成度引起高的生產成本。因此，集成電路封裝的最小化的需求變得越來越重要。

封裝上封裝(Package-on-package，PoP)現在是單個芯片中高密度系統集成的有效解決方案，所以封裝上封裝現在是增長最快的半導體封裝技術。在PoP結構中，各種封裝被集成在單個半導體封裝中以減低半導體封裝的尺寸。

然而，由于模塑料(molding compound)的體積大PoP具有較大的尺寸，以及I/O觸頭(contact)的數目也較少。

發明內容

本發明提供一種半導體裝置，具有較小的尺寸。

本發明一實施例提供一種半導體裝置，其包括：基底，本體結構和電子元件；所述本體結構，設置在所述基底上方，所述本體結構包括：具有主表面的半導體管芯；模塑料，用于封裝(encapsulating)所述半導體管芯，且所述模塑料具有下表面，與所述下表面相對的上表面以及從所述下表面延伸到所述上表面的通孔；形成在所述通孔內的導電元件；下層重分布層，形成在所述模塑料的下表面，所述半導體管芯的主表面和從所述下表面暴露出的導電元件之上；所述電子元件，設置在所述模塑料的上表面的上方，并且通過所述導電元件電性連接到所述下層重分布層。

本發明另一實施例提供一種半導體裝置，其包括：模塑基底和電子元件；所述模塑基底包括：第一模塑料，所述第一模塑料具有上表面，下表面和從所述上表面延伸到所述下表面的第一通孔；第一上層重分布層，形成在所述第一模塑料的所述上表面；下層重分布層，形成在所述第一模塑料的所述下表面；第一導電元件，形成在所述第一通孔中，并且連接所述下層重分布層到所述第一上層重分布層；所述電子元件設置在所述第一上層重分布層之上。

本發明又一實施例提供一種半導體裝置，其包括：下層RDL；體結構，設置在所述下層RDL之上，所述主體結構包括：硅中介層(silicon interposer)，設置在所述硅中介層之上的電子元件，和第一模塑料，其中所述第一模塑料封裝(encapsulating)所述電子元件和所述硅中介層；第二模塑料，形成在所述下層RDL之上，并且封裝(encapsulating)所述主體結構。

本發明實施例提供的半導體裝置，相對于以前的半導體裝置，具有較小的體積。具體的，本發明實施例通過主體結構中的導電元件，使電子元件與相應的重分布層電性連接，使得電子元件可以與主體結構中的半導體管芯電性連接，以形成封裝上封裝結構。

結合附圖閱讀以下對本發明實施例的詳細描述，本發明的許多目的，特征和優點將變得顯而易見。然而，這里使用的附圖是為了描述的目的，不應被認為是限制性的。

附圖說明

在閱讀以下詳細描述和附圖之后，本發明的上述目的和優點對于本領域普通技術人員來說將變得更加顯而易見，其中：

圖1A是根據本發明實施例示出的半導體裝置的示意圖；

圖1B是圖1A中的半導體裝置的頂視圖(top view)；