[發(fā)明專利]用于先進納米閃速存儲器裝置的高速感測技術(shù)

有效

• 申請?zhí)枺?/td>: 201810146062.1
• 申請日: 2014-01-14
• 公開（公告）號: CN108198581B
• 公開（公告）日: 2023-04-07
• 發(fā)明（設(shè)計）人: H.V.特蘭;A.利;T.伍;H.Q.阮;V.蒂瓦里
• 申請（專利權(quán)）人: 硅存儲技術(shù)公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/12;G11C16/00;G11C16/06;G11C16/24;G11C16/26;G11C16/28;H10B41/10
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 周學(xué)斌;鄭冀之

1.一種閃速存儲器感測電路，包括：

存儲器數(shù)據(jù)讀取塊，所述存儲器數(shù)據(jù)讀取塊耦接到選擇的閃速存儲器單元，并包括位線、來自第一相鄰位線的第一寄生電容器、來自第二相鄰位線的第二寄生電容器、以及存儲器數(shù)據(jù)讀取塊輸出節(jié)點；

存儲器參考讀取塊，所述存儲器參考讀取塊耦接到參考存儲器單元并且包括存儲器參考讀取塊輸出節(jié)點；

預(yù)充電電路，用于將所述存儲器數(shù)據(jù)讀取塊輸出節(jié)點和所述存儲器參考讀取塊輸出節(jié)點預(yù)充電到偏置電壓并用于將所述第一相鄰位線和所述第二相鄰位線預(yù)充電到小于或等于所述偏置電壓的電壓以補償所述第一寄生電容器和所述第二寄生電容器，其中所述偏置電壓的量值基于存儲器陣列內(nèi)的所述選擇的閃速存儲器單元的位置而選擇；以及

差分放大器塊，所述差分放大器塊耦接到所述存儲器數(shù)據(jù)讀取塊輸出節(jié)點和所述存儲器參考讀取塊輸出節(jié)點，用于確定存儲在所述選擇的閃速存儲器單元中的值。

2.根據(jù)權(quán)利要求1所述的閃速存儲器感測電路，其中所述存儲器數(shù)據(jù)讀取塊包括：

電流源；

共源共柵感測NMOS晶體管，包括第一端子、第二端子和柵極，其中所述柵極耦接到所述電流源；

位線箝位NMOS晶體管，包括耦接到所述共源共柵感測NMOS晶體管的所述第二端子的柵極，耦接到所述共源共柵感測NMOS晶體管的所述柵極的第一端子，以及耦接到接地的第二端子；

二極管連接的感測負載PMOS晶體管，包括耦接到電源的第一端子、耦接到所述第一端子的襯底、耦接到所述存儲器數(shù)據(jù)讀取塊輸出節(jié)點的柵極、以及耦接到所述共源共柵感測NMOS晶體管的所述第一端子的第二端子；和

耦接到所述位線的電容器。

3.根據(jù)權(quán)利要求2所述的閃速存儲器感測電路，其中所述存儲器參考讀取塊包括：

第二電流源；

參考位線箝位NMOS晶體管，包括柵極、耦接到所述第二電流源的第一端子、以及耦接到接地的第二端子；

共源共柵感測NMOS晶體管，包括耦接到所述第二電流源的柵極、第一端子、以及耦接到所述參考位線箝位NMOS晶體管的所述柵極的第二端子；

二極管連接的感測負載PMOS晶體管，包括耦接到第二電流源的第一端子、耦接到所述第一端子的襯底、耦接到所述存儲器參考讀取塊輸出節(jié)點的柵極、以及耦接到所述共源共柵感測NMOS晶體管的所述第一端子的第二端子；和

耦接到所述參考存儲器單元的電容器(225)。

4.根據(jù)權(quán)利要求1所述的閃速存儲器感測電路，其中所述差分放大器塊包括：

NMOS晶體管的輸入差分對，包括耦接到所述存儲器數(shù)據(jù)讀取塊輸出節(jié)點和所述存儲器參考讀取塊輸出節(jié)點的柵極；

耦接到所述NMOS晶體管的輸入差分對的電流鏡負載PMOS晶體管；

耦接到所述電流鏡負載?PMOS?晶體管的輸出PMOS晶體管；

耦接在所述NMOS晶體管的輸入差分對和接地之間的電流偏置NMOS晶體管；和

耦接在所述輸出PMOS晶體管和接地之間的輸出電流偏置NMOS晶體管(237)。